ARM·電源電路/復位電路/GPIO

【電源電路】

硬件電路，關(guān)于【LM117】

LM117的輸出電壓的范圍是1.25-37v連續可調，最大電流1.5A，三端可調線(xiàn)性穩壓電路 ；

（這里不明白c9和c18這兩個(gè)極性電容的作用）

【復位電路】

MAX811（4引腳的電壓監視器）

引腳功能：

分析復位電路

引腳1——GND

引腳4——3.3v的VCC

（這里VCC和GND之間的104電容，是去耦電容，以后會(huì )經(jīng)常遇到；一是作為集成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻噪聲，切斷其功能回路傳播的通路；三是防止電源攜帶的噪聲對電路構成干擾）

引腳2——低電平復位有效輸出，這是內部系統的軟件復位；

引腳3——手動(dòng)復位，也就是外部的復位按鈕 ；

整個(gè)電路還算比較簡(jiǎn)單 ；

【系統的時(shí)鐘】

S3C2440A時(shí)鐘控制邏輯通過(guò)外接晶振，給整個(gè)芯片提供三種時(shí)鐘

FCLK：用于CPU核

HCLK：用于A(yíng)HB（Advanced High Performance Bus）總線(xiàn)設備：CPU核、存儲器控制、中斷控制器、LCD控制器、DMA和USB主機模塊等

PCLK：用于A(yíng)PB（Advanced Peripheral Bus）外圍設備：WATCHDOG、IIS、IIC、PWM定時(shí)器、MMC接口、ADC、UART、GPIO、RTC和SPI等

mini2440開(kāi)發(fā)板外接晶振頻率Fin為12MHz，需要通過(guò)時(shí)鐘控制邏輯PLL提高系統時(shí)鐘

【關(guān)于PLL】

S3C2440A有兩個(gè)PLL（MPLL：用于設置FCLK、HCLK、PCLK UPLL：專(zhuān)用于USB設備）

PLL參數推薦值

CLKDIVN寄存器：分頻系數寄存器（用于設置FCLK，HCLK，PCLK三者的比例）

【S3C2440A系統時(shí)鐘需要經(jīng)歷下面步驟的設置】

*確認外部輸入晶振頻率Fin

*確定系統輸出時(shí)鐘頻率FCLK

*對照PLL值推薦參數表，找到一租MDIV、PDIV和SDIV，設置MPLLCON

*設置UPLLCON

*確定FCLK、HCLK、PCLK比例系數，設置時(shí)鐘分頻系數寄存器CLKDIVN，從而確定當前系統下FCLK、HCLK、PCLK的頻率值；

【GPIO】

S3C2440A包含GPA-GPJ共9組端口

大部分管腳都是復用的，可通過(guò)相應的寄存器配置I/O模式

（GPA對應的控制寄存器：GPACON、GPADAT）

（GPB對應的控制寄存器：GPBCON、GPBDAT、GPBUP）

所謂復用：大部分I/O可以被配置為輸入、輸出模式還是其他特殊功能，且可以選擇是否內部上拉 ；

GPIO的操作：

GPxCON—用于選擇工作模式

GPxDAT—用于選擇讀/寫(xiě)數據（高低電平寫(xiě)數據01）

GPxUP—用于確定是否使用上拉電阻