基于STM32的無(wú)人機陀螺儀應用詳解

  在無(wú)人機系統與地面站通信過(guò)程中，機載陀螺儀姿態(tài)數據的高速產(chǎn)生與外部相對低速的無(wú)線(xiàn)數據模塊傳輸的矛盾日益突出，嚴重制約著(zhù)無(wú)人機的發(fā)展。針對這一問(wèn)題，采用FPGAFIFO作為高速數據緩沖，提出一種基于FPGA內建FIFO的無(wú)人機陀螺儀前級通信接口。通過(guò)高速異步FIFO緩沖，將無(wú)人機陀螺儀姿態(tài)數據經(jīng)由FPGA準確無(wú)誤地發(fā)送給地面站，顯著(zhù)提高數據傳輸質(zhì)量，實(shí)現了高速芯片與低速設備之間的通信。整個(gè)設計在實(shí)際應用中效果良好，數據穩定可靠，滿(mǎn)足了低誤碼率與高穩定性的要求，以及無(wú)人機與地面站高速通信的需求，有著(zhù)廣闊的市場(chǎng)應用前景。

  無(wú)人機系統對于地面站發(fā)送的控制信號以及飛行器傳回的姿態(tài)數據有著(zhù)極高的實(shí)時(shí)性、可靠性與穩定性要求，這對無(wú)人機通信系統設計提出了新的挑戰。對于采用 ARM作為微處理器的無(wú)人機系統來(lái)說(shuō)，系統往往需要協(xié)調基于A(yíng)RM處理器的高速陀螺儀模塊與相對低速的外部無(wú)線(xiàn)數據傳輸模塊間的工作。在通信高穩定性與低誤碼率的要求下，處理器不得不花時(shí)間運行空操作來(lái)等待外部相對低速的傳輸模塊完成一幀數據的收/發(fā)。由于等待所浪費的處理器運算周期無(wú)形中降低了整個(gè)飛控系統的實(shí)時(shí)性，進(jìn)而帶來(lái)許多潛在的不穩定因素。本設計結合無(wú)人機系統發(fā)展需求，采用FPGA FIFO作為高速數據緩沖，提出一種基于FPGA內建FIFO的無(wú)人機陀螺儀前級通信接口。通過(guò)高速異步FIFO緩沖，將無(wú)人機陀螺儀姿態(tài)數據經(jīng)由 FPGA準確無(wú)誤地發(fā)送給地面站，保證了傳輸質(zhì)量，架起了高速芯片與低速設備之間溝通的橋梁。

  FPGA內建FIFO的基本工作原理

  FIFO即先進(jìn)先出隊列，采用環(huán)形存儲電路結構，是一種傳統的按序執行方法。先進(jìn)入的指令先完成并引退，隨后才執行第二條指令，是一種先進(jìn)先出的數據緩存器。根據FIFO的讀寫(xiě)時(shí)鐘頻率是否相同，可將FIFO分為同步FIFO與異步FIFO。FIFO的應用可以很好地協(xié)調不同時(shí)鐘、不同數據寬度數據的通信，滿(mǎn)足高/低速時(shí)鐘頻率要求。與普通存儲器相比，FIFO沒(méi)有外部讀寫(xiě)地址線(xiàn)，使用方便。

采用FPGA異步FIFO連接基于A(yíng)RM處理器的高速無(wú)人機陀螺儀模塊與相對低速的無(wú)線(xiàn)數據傳輸外設。從硬件的觀(guān)點(diǎn)來(lái)看，FIFO實(shí)質(zhì)上就是一塊數據內存。異步FIFO采用2個(gè)時(shí)鐘信號控制其讀寫(xiě)操作，分別為寫(xiě)時(shí)鐘（wrclk）和讀時(shí)鐘（rdclk）。一個(gè)用來(lái)寫(xiě)數據，即將數據存入FIFO；另一個(gè)用來(lái)讀數據，即將數據從FIFO中取出。與FIFO操作相關(guān)的有兩個(gè)指針：寫(xiě)指針指向要寫(xiě)的內存部分；讀指針指向要讀的內存部分。FIFO控制器通過(guò)外部的讀寫(xiě)信號控制這兩個(gè)指針移動(dòng)，并由此產(chǎn)生FIFO空信號或滿(mǎn)信號。讀寫(xiě)時(shí)鐘相互獨立設計，有效地保證了FIFO兩端數據的異步通信。

  基于A(yíng)RM的無(wú)人機陀螺儀接口結構

  由于機載燃油和電能儲備的制約，無(wú)人機載設備要求小巧輕便，能效比高，因此對芯片的選型及電路結構提出了較高的要求。綜合穩定性、數據精度、工作溫度、封裝體積以及能耗等各方面因素，對無(wú)人機陀螺儀傳感器經(jīng)行嚴格篩選，確定了所示的陀螺儀方案。無(wú)人機陀螺儀的主控芯片選用ARM 32 bit CortexTM M3內核的STM32F103T8處理器。其內建64 KB的閃存存儲器和20 KB的運行內存，以及7通道的DMA、7個(gè)定時(shí)器、2個(gè)UART端口等。通過(guò)板載的8 MHz晶體和STM32內部的PLL，控制器可以運行在72 MHz的主頻上，為姿態(tài)解算提供強大的硬件支持。

  三軸加速度與三軸角速度傳感器采用Invensense公司的MPU-6050單芯片方案，此芯片為全球首例整合性6軸運動(dòng)處理組件，相比其他多芯片實(shí)現方案，免除了整合陀螺儀與加速度器軸間差的問(wèn)題，大大減少了封裝空間。三軸磁力計采用Honeywell公司的HMC5883L)芯片，此芯片內部采用先進(jìn)的高分辨率HMC188X系列磁阻傳感器與行業(yè)領(lǐng)先的各向異性磁阻技術(shù)（AMR），具有軸向高靈敏度和線(xiàn)性高精度的特點(diǎn)，測量范圍從毫高斯到8高斯，穩定可靠。氣壓傳感器采用博世公司的BMP180芯片，該芯片性能卓越，絕對精度可以達到0.03 hpa，并且功耗極低。傳感器采用強大的7 pin陶瓷無(wú)引線(xiàn)芯片承載（LCC）超薄封裝，安裝使用方便。

  FPGA FIFO與陀螺儀的連接

  結合無(wú)人機ARM陀螺儀的特點(diǎn)，為了適應過(guò)程的復雜性，實(shí)現操作的簡(jiǎn)便性，設計選用Altera公司的CycloneII系列芯片EP2C8Q208C8N，在QuartuesII平臺上進(jìn)行Verilog代碼設計，使用Altera公司提供的FIFO IP核。此方案穩定高效，易于開(kāi)發(fā)。

  陀螺儀與FIFO及FPGA的連接

 處理器采集各傳感器信號，在A(yíng)RM內部進(jìn)行姿態(tài)解算，進(jìn)而得到俯仰角、橫滾角、航向角、氣壓、高度和溫度信息。為了及時(shí)將解算得到的數據發(fā)送回地面站，處理器控制寫(xiě)請求信號wrreq和寫(xiě)時(shí)鐘wrclk將這些數據高速寫(xiě)入FIFO，然后回到飛行控制程序，進(jìn)行下一周期的姿態(tài)解算。FIFO在數據寫(xiě)滿(mǎn)后，寫(xiě)滿(mǎn)標志位wrfull會(huì )置高電平，ARM處理器通過(guò)檢測寫(xiě)滿(mǎn)標志位的狀態(tài)來(lái)判斷是否繼續寫(xiě)入數據。與此同時(shí)，在FPGA中通過(guò)檢測所讀取FIFO是否為空標志位rdempty來(lái)判斷是否繼續讀取數據。讀空標志位為低電平代表FIFO中有數據，可以讀取，則配合讀請求信號rdreq和讀時(shí)鐘rdclk及時(shí)讀取數據，直到將數據全部讀出，標志位變?yōu)楦唠娖?，此時(shí)FIFO中已經(jīng)沒(méi)有數據。