ADC噪聲來(lái)自何處？

　　雖然交錯式ADC具有極佳的速度和帶寬性能等優(yōu)勢，而除此之外交錯式ADC仍存在一些問(wèn)題和不足之處。

　　這些問(wèn)題主要圍繞ADC的噪聲源展開(kāi)。 評估ADC噪聲的具體情形時(shí)，噪聲進(jìn)入ADC的方式是最具參考價(jià)值的。因此，噪聲進(jìn)入ADC并體現在輸出數據的FFT中時(shí)，所通過(guò)的入口類(lèi)型則是需要系統設計師進(jìn)行深入了解的。

　　可將ADC大致視為混頻器。如果有噪聲從任一入口進(jìn)入ADC，就會(huì )在輸出數據的FFT中表現出來(lái)。 如圖1所示，噪聲可通過(guò)電源輸入端、模擬輸入端和時(shí)鐘進(jìn)入轉換器。

ADC噪聲“入口”
　　
　　由于此處的噪聲一詞含義比較模糊，可以先根據所討論的ADC輸入（入口）來(lái)明確其含義。

　　電源輸入端是噪聲的通道，噪聲可由此進(jìn)入ADC并體現在輸出數據的FFT中。這種情況下，有幾種方法可以評估該噪聲及其對ADC性能的影響。ADC設計應該做到器件本身就可衰減來(lái)自電源的噪聲輸入。這里用于評估電源端噪聲的度量方式是電源抑制比(PSRR)和電源調制比(PSMR)。通過(guò)測量這兩個(gè)參數，可以了解到ADC對電源輸入端噪聲的處理能力。

　　首先，針對ADC的模擬輸入端，必須將噪聲分成兩種類(lèi)型進(jìn)行分析。首先，一般寬帶噪聲會(huì )通過(guò)模擬輸入端進(jìn)入轉換器，并且通常源于信號鏈中位于A(yíng)DC之前的器件。系統設計師可為ADC選擇噪聲極低的驅動(dòng)放大器，但仍會(huì )有一定的噪聲被放大并輸入ADC。

　　為克服這一問(wèn)題，通常會(huì )在A(yíng)DC輸入端添加一個(gè)抗混疊濾波器(AAF)。這有助于濾除可能進(jìn)入ADC的大部分寬帶噪聲，并且最后會(huì )在A(yíng)DC的信噪比(SNR)中體現出來(lái)。除寬帶噪聲外，雜散成分和諧波也可能通過(guò)模擬輸入端進(jìn)入ADC。這些也可通過(guò)AAF濾除。這將通過(guò)ADC的無(wú)雜散動(dòng)態(tài)范圍(SFDR)反映出來(lái)。 具有良好的AAF設計對處理這些狀況非常重要。

　　圍繞ADC需要闡述的最后一個(gè)噪聲入口為時(shí)鐘輸入端。該輸入端與模擬輸入端類(lèi)似，寬帶噪聲以及雜散和諧波成分可由此進(jìn)入ADC并體現在輸出數據的FFT中。確保選擇合適的時(shí)鐘輸入驅動(dòng)器來(lái)為ADC提供干凈的低抖動(dòng)輸入時(shí)鐘，這點(diǎn)非常重要。

　　該時(shí)鐘信號應以特殊方式連接至ADC，使其不會(huì )耦合能夠進(jìn)入ADC的噪聲。與模擬輸入端類(lèi)似，可在時(shí)鐘輸入端添加濾波器來(lái)幫助濾除原本可能通過(guò)時(shí)鐘輸入端進(jìn)入ADC的噪聲。 同樣，與模擬輸入端類(lèi)似，通過(guò)時(shí)鐘輸入端的噪聲機制可通過(guò)ADC的SNR和SFDR性能表現出來(lái)。

　　使用ADC設計系統時(shí)，必須考慮到所有這些入口。經(jīng)測試發(fā)現，應該將ADC作為混頻器對待，它會(huì )將通過(guò)上述任一入口進(jìn)入的各種噪聲成分混合到輸出數據上的FFT中。顯然，系統設計師希望ADC的輸出端只出現所需的信號。為了做到這一點(diǎn)，設計師必須在這些輸入端采取適當措施，確保將噪聲降至最低，使其無(wú)法通過(guò)這些入口進(jìn)入。