TMS320DM642的視頻監控系統硬件設計

摘要：該系統是以TMS320DM642為核心，結合視頻編解碼芯片，并外擴大容量的存儲器，實(shí)現4路視頻輸入與1路視頻輸出。本文主要介紹了基于TMS320DM642的視頻監控系統的硬件設計，主要包括視頻輸入/輸出模塊的設計、電源模塊的設計、外部存儲器模塊的設計，同時(shí)介紹了基本的硬件調試方法。該系統具有視頻傳輸延遲短、處理速度快的優(yōu)點(diǎn)，可應用于實(shí)時(shí)視頻圖像處理。

關(guān)鍵詞：TMS320DM642;視頻監控;硬件設計

引言

本系統使用DM642作為核心，具有強大的運算能力和高速的數據通道。應用于如車(chē)牌識別、指紋識別、遠程監控、智能化小區監控，圖像算法研究均具有其他處理器難以抗衡的效果。

1 硬件總體設計

硬件結構如圖1所示。輸入的視頻模擬信號經(jīng)過(guò)解碼芯片TVP5150轉換為數字信號，TMS320DM642的EDMA控制器將大量的視頻數字信號存放在SDRAM內，供用戶(hù)處理，然后將處理后的視頻數字信號通過(guò)編碼芯片SAA7121轉換為PAL或NTSC標準制式的模擬電視信號輸出。其中，可實(shí)現4路視頻輸入。

2 硬件各模塊設計

2.1 TMS320DM642

本系統選擇的DSP為T(mén)MS320DM642，該處理器是專(zhuān)門(mén)為視頻與圖像應用量身定制的，能夠滿(mǎn)足各種類(lèi)型視頻客戶(hù)端應用的需求，諸如VoIP視頻、視頻點(diǎn)播(VOD)、多信道數字視頻錄像以及高品質(zhì)視頻編解碼等應用。

TMS320DM642具有高速并行處理內核，主頻達到600MHz，計算能力達4 800 MPIS;采用高級甚長(cháng)指令字結構，使得在一個(gè)指令周期內能夠并行處理8條32位的指令，片內還集成了3個(gè)帶視頻FIFO的高速視頻口(VP0～VP2)和1個(gè)McASP音頻口。

TMS320DM642內部具有64通道的EDMA，保證CPU和外部器件可以高速并行的傳輸數據;它的EMIFA接口數據總線(xiàn)寬度為64位，最高數據存取頻率為133 MHz，可直接與大容量、低成本的SDRAM芯片無(wú)縫連接。

TMS320DM642采用了兩級緩存機制，CPU和一級程序高速緩存(LIP)及一級數據高速緩存(LID)直連，兩塊Cache分別為16 KB，工作在CPU全速訪(fǎng)問(wèn)狀態(tài)?？膳渲玫亩壘彺?L2)有256 KB，它是數據和程序共用的。

2.2 電源管理模塊

電源管理模塊由2部分組成：供電電路和電源監測電路。

2.2.1 供電電路

設計中采用2片TI公司的電源芯片TPS54310，分別給TMS320DM642提供Cvdd和Dvdd電壓，如圖2所示。

要解決Cvdd與Dvdd的上電順序問(wèn)題，將TPS54310(1)的PWRGD引腳和TPS54310(2)的SS/EN引腳相連，當TPS54310(1)的輸出電壓達到穩定的+1.4 V后PWRGD引腳輸出高電平送到TPS54310(2)的SS/EN引腳，當這個(gè)值高于1.2 V時(shí)，芯片(2)開(kāi)始工作，這就保證了CPU內核的上電時(shí)間早于I/O的上電時(shí)間。

視頻解碼芯片TVP5150和編碼芯片SAA7121采用+1.8 V和+3.3 V電壓，由于涉及到模擬信號，因此這兩個(gè)電壓又分為數字(+1.8 V和+3.3 V)和模擬(+1.8 VA和+3.3 VA)兩種;為了減小系統的功耗，用到的所有電平轉換芯片都采用其輸入容限(+5 V)內的+4.1 V電壓。

設計選用TPS767D318芯片產(chǎn)生視頻編解碼時(shí)需要的+1.8VA和+3.3 VA模擬電壓，通過(guò)片狀鐵氧體磁珠BLM18PG121SNl可以將+1.8VA轉換為+1.8 V。將+5 V電壓經(jīng)過(guò)二極管MMBD4148降壓，產(chǎn)生電平轉換芯片所需的+4.1 V。

2.2.2 電源監測電路

設計中選用了TI公司生產(chǎn)的TPS3307-25芯片，它的固定復位信號時(shí)間長(cháng)達200 ms，能滿(mǎn)足系統中所有芯片的復位需求，可監控的電壓范圍包括2.5 V、3.3 V，本設計中對系統中+3.3 V電壓和2.5 V電壓以及TPS54310(1)的PWRGD引腳(1.4 V)進(jìn)行監測。如圖3所示，這個(gè)監測電路提供了兩種復位方式：①在電源電壓降到一定的門(mén)限值以下，將強制系統進(jìn)入復位狀態(tài);②可以通過(guò)MR#引腳上的按鍵對系統進(jìn)行手工復位。

2.3 外部存儲器擴展模塊

TMS320DM642的EMIFA是一個(gè)64位寬的接口，可以實(shí)現與多種同步和異步存儲器的無(wú)縫連接。EMIFA最大的總線(xiàn)時(shí)鐘可達133 MHz。

2.3.1 EMIFA與SDRAM的接口設計

本設計中選用2片Micron公司開(kāi)發(fā)的32位數據總線(xiàn)的MT48LC4M3282芯片組成64位數據總線(xiàn)與EMFI直連。連接如圖4所示。

SDRAM的地址線(xiàn)A[0-11]與TMS320DM642的地址線(xiàn)AEA[3-14]相連，由于該DSP的數據線(xiàn)是64位的，需要8個(gè)字節對齊，占用3位地址線(xiàn)，所以從TMS320DM642的地址線(xiàn)的第4位開(kāi)始相連。兩片SDRAM數據輸入接口分別連接TMS320DM642的數據線(xiàn)AED[0-31]和AED[32-63]。字節使能引腳DQM[0-3]連接TMS320DM642的引腳ABE[0-7]，其中，DQM0控制DQ[0-7]字節使能，DQM1控制DQ[8-15]字節使能，DQM2控制DQ[16-23]字節使能，DQM3控制DQ[24-31]字節使能。

2.3.2 EMIFA與FLASH的接口設計

本設計選用AMD公司生產(chǎn)的32 MB的AM29LV033C芯片。連接如圖5所示。

AM29VL033C的輸出使能(OE)和寫(xiě)使能(WE)與TMS320DM642的輸出使能和寫(xiě)使能信號直接相連，AM29VL033C的芯片使能(CE)與TMS320DM642的ACE1相連，作為片選信號。8位數據總線(xiàn)直接與TMS320DM642數據總線(xiàn)相連，低19位地址總線(xiàn)A[18-0]與TMS320DM642的AEA[21-3]連接，A[19-21]三地址引腳用電阻下拉，保留待以后擴展應用。

2.4 I2C總線(xiàn)模塊

TMS320DM642集成有I2C總線(xiàn)接口，用于與I2C總線(xiàn)外設通信。本設計中TMS320DM642就是通過(guò)I2C總線(xiàn)模塊對TVP5150、SAA7121進(jìn)行配置的。由于需要對4個(gè)TVP5150進(jìn)行不同的配置，而TVP5150只有兩種I2C地址，所以一路I2C總線(xiàn)是無(wú)法實(shí)現對4路TVP5150的配置的。

如圖6所示，采用信號分離器SN74CBT3257將I2C總線(xiàn)信號分離成兩路，結合TVP5150的地址選擇信號，分別對4路TVP5150進(jìn)行配置。

2.5 視頻采集模塊

本設計中TMS320DM642的3個(gè)視頻口均采用了8位BT.656模式。其中VP0和VP1采用了單通道方式，VP2采用了雙通道方式。

視頻解碼芯片選用了TI公司生產(chǎn)的TVP5150芯片。該芯片是一款超低功耗的視頻解碼器，正常工作時(shí)功耗僅為115 mW，在省電模式下功耗不超過(guò)1 mW，它支持PAL/NTSC/SECAM制式的視頻信號。

視頻采集部分的電路連接如圖7所示，圖中只給出了1個(gè)TVP5150芯片與VP0口連接的示意圖，其他3個(gè)芯片的連接類(lèi)似。

圖中TVP5150的AIP1A和AIP1B是2個(gè)模擬視頻輸入，支持2路CVBS模擬信號或者1路S-Video模擬信號。圖中的14.318 18 MHz時(shí)鐘由CY223 81芯片提供，RESET#信號由電源監測模塊提供，數據輸出YOUT[7：0]與TMS320DM642的VP0[9：2]相連，SCLK引腳輸出的27MHz時(shí)鐘連接到TMS 320DM642的時(shí)鐘輸入引腳VP0CLK0，作為視頻回放時(shí)的同步時(shí)鐘使用，場(chǎng)消隱信號VBLK連接到TMS320DM642的VP0CTL0。

系統中使用了4片TVP5150來(lái)實(shí)現4路模擬視頻的輸入，TVP5150上與YOUT7復用的I2CSEL引腳通過(guò)接上拉或下拉電阻，可以進(jìn)行從地址的選擇(見(jiàn)表1)，這樣就可以將2個(gè)TVP5150芯片連接到同一組I2C總線(xiàn)上去。因此系統中用到了2組I2C總線(xiàn)，見(jiàn)I2C模塊。

2.6 視頻輸出模塊

本設計中使用TMS320DM643的VP0端口進(jìn)行視頻輸出。視頻編碼芯片選用Philips公司生產(chǎn)的SAA7121芯片。該芯片是一款數字PAL/NTSC編碼器，可將YUV數字化視頻數據同時(shí)編碼為NTSC/PAL制式的CVBS或S-video信號。系統的工作電壓為3.3 V，可以接收MPEG解碼數據，輸入數據要求符合Cb-Y-Cr順序的BT.656格式，每行720像素4：2：2 YUV復用數據。芯片包含1個(gè)同步時(shí)鐘發(fā)生器和3個(gè)分別針對Y、C和CVBS的DAC，支持400 kHz的I2C總線(xiàn)協(xié)議。視頻輸出模塊的電路連接如圖8所示。

TMS320DM642的VP0口向SAA7121的MP口輸出BT.656 4：2：2格式的數字視頻信號，經(jīng)過(guò)SAA7121芯片內部數據管理器模塊分離出 Y信號和Cb、Cr信號，然后再送到相應的模數轉換模塊將數字視頻信號變換成模擬視頻信號，由CVBS(復合視頻信號)或者Y、C(S-video信號)引腳輸出。

2.7 時(shí)鐘模塊

本系統時(shí)鐘源選擇了50 MHz的高精度有源晶振。設計中TMS320DM642的CLKMODE1和CLKMODE0引腳分別接高電平和低電平，因此DSP倍頻因子設置成12，即TMS320DM642的工作主頻為50 MHz×12=600 MHz。另一方面，選擇了133 MHz的高精度有源晶振為EMIF接口擴展SDRAM提供備用時(shí)鐘。設計中TMS320DM642的ECLKINSEL1和ECLKINSEL0引腳分別接高電平和低電平，采用1/6×CPU時(shí)鐘作為EMIF接口的同步時(shí)鐘。

3 硬件調試

3.1 電源模塊調試

焊接電源模塊芯片及外圍電路，輸入5 V電壓，測試3.3 V、1.8 V、1.4 V、4.1 V電壓輸出是否正常。上電后，檢查各電壓轉換芯片是否發(fā)熱，若發(fā)熱則立即斷開(kāi)電源進(jìn)行檢查。

3.2 最小系統調試

在板上焊接TMS320DM642、SDRAM、FLASH、JTAG接口及各模塊電路外圍元件。仔細檢查有無(wú)短路、斷路、虛焊、漏焊、假焊等情況，無(wú)問(wèn)題后上電，測量各芯片工作電壓是否正常，用示波器測量各模塊的工作時(shí)鐘是否正常。利用JTAG口將硬件與計算機相連，配置好控制寄存器后，測試SDRAM讀寫(xiě)功能是否正常，FLASH擦寫(xiě)功能是否正常。如果工作不正常，檢查時(shí)序信號、硬件連接等情況。

3.3 視頻輸入輸出調試

焊接TVP5150、SAA7121及外圍相關(guān)元器件。測量各模塊的工作時(shí)鐘是否正常。利用TI公司提供的測試程序，測試系統能否正常地接收4路視頻并輸出視頻。

結語(yǔ)

本系統充分利用DSP的高處理速度、大數據量處理能力的特點(diǎn)，結合編解碼芯片，實(shí)現視頻的快速多路輸入與輸出。擴展大容量的SDRAM利用TMS320DM642自身的EDMA，可以輕松地實(shí)現大數據量的存儲與轉移，方便對視頻信號進(jìn)行圖像處理等操作。