基于CPLD的水下沖擊波數據記錄的實(shí)現

1.引言

隨著(zhù)大規模集成電路和單片機的迅速發(fā)展，復雜可編程邏輯器件(CPLD)具有使用靈活、可靠性高、功能強大的優(yōu)點(diǎn)，在電子產(chǎn)品設計中得到了廣泛的應用。CPLD可實(shí)現在系統編程，重復多次，而且還兼容IEEE1149.1(JTAG)標準的測試激勵端和邊界掃描能力，使用 CPLD器件進(jìn)行開(kāi)發(fā)，不僅可以提高系統的集成化程度、可靠性和可擴充性，而且大大縮短產(chǎn)品的設計周期。由于CPLD采用連續連接結構，易于預測延時(shí)，從而使電路仿真更加準確。CPLD是標準的大規模集成電路產(chǎn)品，可用于各種數字邏輯系統的設計。近年來(lái)，隨著(zhù)采用先進(jìn)的集成工藝和大批量生產(chǎn)，CPLD器件成本不斷下降，集成密度、速度和性能都大幅度提高，這樣一個(gè)芯片就可以實(shí)現一個(gè)復雜的數字電路系統;再加上使用方便的開(kāi)發(fā)工具，給設計修改帶來(lái)很大方便。本文以Xilinx公司的CoolRunner系列CPLD芯片為例，實(shí)現對水下爆炸時(shí)沖擊波信號數據的記錄。

2　水下沖擊波記錄儀的組成及工作原理

2.1　功能介紹

該水下沖擊波記錄儀電路主要用于測試水下爆炸時(shí)沖擊波的強弱,通過(guò)專(zhuān)用數據處理軟件它能夠對采集到的沖擊波信號的數據進(jìn)行波形重現,并從波形上可讀出沖擊波的壓力峰值及其上升時(shí)間和作用時(shí)間。

2.2　體系結構組成

水下沖擊波記錄儀由數據記錄器、接口、測試數據處理軟件三部分組成。數據記錄器是一個(gè)集壓力傳感器、瞬態(tài)波形記錄器、接口、電源等于一體的微型測試裝置，內置電壓放大器，直流供電，輸入信號經(jīng)放大、高速A/D轉換后實(shí)現自動(dòng)數字存儲。

2.3工作原理

壓力傳感器的主要作用是敏感水下沖擊波的強弱，其輸出通過(guò)恒流源電路把沖擊壓力信號轉換為電壓信號。調理電路將信號轉換到模數轉換器的模擬量輸入范圍之后，由模數轉換器對其進(jìn)行采集，通過(guò)中心控制模塊對轉換后的數字信號的幅值進(jìn)行判斷并對存儲器地址進(jìn)行初始化、遞推，數字信號即被存儲。讀數時(shí)計算機通過(guò)并口發(fā)出讀數時(shí)鐘及命令，對三路存儲器進(jìn)行路選、片選并將其中的數據讀出。

記錄儀觸發(fā)方案采用負延遲內觸發(fā)：當信號幅值大于或等于傳感器輸出滿(mǎn)量程的10%時(shí)啟動(dòng)負延遲，而當信號幅值小于此值時(shí)系統處于循環(huán)采集狀態(tài),從而可以有效地防止干擾引起的誤觸發(fā)與不觸發(fā)并準確、完整地記錄整個(gè)沖擊波波形。水下沖擊波記錄儀的原理組成框圖見(jiàn)圖1。

圖1　水下沖擊波記錄儀工作原理圖

3　CPLD的應用

在本設計中主要使用Xilinx公司開(kāi)發(fā)的CoolRunerCPLD芯片完成設計。本文設計中所采用的是該系列中的XCR3256器件,可實(shí)現6000門(mén)的數字邏輯電路，內嵌256個(gè)宏單元，支持4個(gè)全局時(shí)鐘，具有低功耗、可快速I(mǎi)SP、延時(shí)可預測等特點(diǎn)。我們選用XCR3256芯片實(shí)現水下沖擊波記錄儀主控模塊,該主控模塊用于對各外圍器件的控制，協(xié)調各外圍器件的工作。外圍器件主要有電源芯片組、靜態(tài)RAM存儲器、晶體振蕩器、A/D轉換器、LED、并口等。其中晶體振蕩器包括產(chǎn)生主時(shí)鐘的12MHz晶振和產(chǎn)生延時(shí)計數時(shí)鐘的1MHz晶振。主控模塊與各外圍器件的框圖如圖2所示。

圖2水下沖擊波記錄儀主控模塊與各外圍器件電路原理框圖

3.1　靈活性強，開(kāi)發(fā)周期短

圖2中A/D轉換器采用AD7470。它的啟動(dòng)轉換輸入端CONVST由主時(shí)鐘分頻得到且采樣頻率可編程?？删幊萄訒r(shí)電路是通過(guò)一個(gè)四路撥碼開(kāi)關(guān)對CPLD輸入不同的電平組合實(shí)現的，通過(guò)設定CPLD數字邏輯對產(chǎn)生延時(shí)計數時(shí)鐘的1MHz晶振計數，輸入不同的電平組合從而譯碼產(chǎn)生不同的延遲時(shí)間，而更改電平組合只需對記錄儀的面板操作即可。CPLD器件配以ISE開(kāi)發(fā)系統可完成設計輸入、編譯、驗證及編程,設計校驗可進(jìn)行完整的模擬,最壞情況下的定時(shí)分析和功能測試。設計人員無(wú)需編程器就可重構數字系統,具有“硬件軟做”的特點(diǎn)。

3.2　功耗低,集成度高

圖2中電源管理電路中的電源芯片主要包括MAX1658、MAX1659和MAX1616，它們的共同點(diǎn)就是都有一個(gè)SHDN輸入端，當SHDN端為低電平時(shí)，無(wú)論電壓輸入端輸入多大電壓，輸出電壓均為0V，而只有當SHDN端為高電平，輸入端接入合適電壓時(shí)，輸出端才能產(chǎn)生相應的電壓值供系統正常工作。由于裝置最終工作在水下，需要電池供電，這就要求電路必須低功耗。

記錄儀工作時(shí)共有5個(gè)狀態(tài)：低功耗延時(shí)設置待上電狀態(tài)、低功耗待觸發(fā)狀態(tài)、數據記錄狀態(tài)、數據保持狀態(tài)、讀出數據狀態(tài)。狀態(tài)的轉換是在中心控制模塊的控制之下完成的。系統自帶了一個(gè)數據保持電源，因此不用時(shí)系統處于數據保持狀態(tài)。主控模塊上電以后，通過(guò)四路撥碼開(kāi)關(guān)設置延時(shí)時(shí)間，延時(shí)時(shí)間到了之后其它模塊自動(dòng)上電，處于待觸發(fā)狀態(tài)，準備對數據進(jìn)行采集。隨著(zhù)觸發(fā)信號的到來(lái)，系統狀態(tài)被轉換至數據記錄狀態(tài)，記錄完畢后，系統進(jìn)入低功耗數據保持狀態(tài)等待被回收。取回裝置后，讀數時(shí)系統轉換為讀出數據狀態(tài)，讀數結束后系統又處于數據保持狀態(tài)，等待下一次記錄。這樣系統每記錄一次，其對應的狀態(tài)就要循環(huán)一次。在系統工作的不同階段，我們可以通過(guò)CPLD內部數字邏輯來(lái)控制各個(gè)電源芯片的SHDN輸入端，讓必須工作的芯片的SHDN輸入端置高，不需要工作的芯片的SHDN輸入端置低，從而實(shí)現了低功耗。

Xilinx器件的集成度范圍可達300～250000可用門(mén),可以很容易地集成現有邏輯功能,無(wú)論這些邏輯是由多個(gè)離散邏輯器件、多個(gè)PLD或是FPGA組成的,還是由幾個(gè)定制的器件組成的。在系統設計中,集成度提高意味著(zhù)設備規模減小,元器件數量減小,而元器件數量減小就必然降低功耗,特別是嵌入式陣列塊(EAB)的使用,可以把存儲器集成到CPLD芯片中,特別有利于芯片上系統的設計,降低了系統的成本,設備功耗, 而且能夠提高系統的性能和可靠性。

3.3　低成本，高可靠性

采用CPLD器件來(lái)進(jìn)行電路設計,可以大幅度地減少印制板的面積、焊點(diǎn)和接插件,降低裝配和調試費用。大量的分立器件在進(jìn)行印制板電裝時(shí),往往會(huì )發(fā)生由于虛焊或接觸不良而造成故障,并且這種故障常常難以發(fā)現,給調試和維修帶來(lái)極大的困難。因此,采用CPLD器件后,由于集成度提高,元器件數量減少,印制板數量減少,因而分機組合減少,降低設備的綜合成本,使得設備的可靠性大大提高。

4　設計過(guò)程

Xilinx公司的CPLD開(kāi)發(fā)工具ISE，支持多種輸入方式，給設計開(kāi)發(fā)提供了極大的方便，因此本系統采用ISE進(jìn)行設計。它可以便捷地完成設計輸入、編輯、與校驗工具連接,設計人員可以使用標準的EDA設計輸入工具來(lái)建立邏輯設計,使用 ISE編譯器對XCR3256器件進(jìn)行編譯,其設計流程如圖3。

4.1　設計輸入

設計輸入方式有原理圖輸入,硬件描述 (HDL)語(yǔ)言輸入,波形輸入等多種方式。記錄儀電路的各個(gè)功能塊:單向總線(xiàn)緩沖器的產(chǎn)生,A/D時(shí)鐘信號、寫(xiě)信號及片選信號的產(chǎn)生,地址發(fā)生器的產(chǎn)生，讀、寫(xiě)命令及數據的傳輸控制，對讀數時(shí)鐘的消抖等都是采用硬件描述語(yǔ)言(VHDL)來(lái)實(shí)現的,最后采用原理圖輸入把各個(gè)功能塊連接在一起。采用語(yǔ)言描述的優(yōu)點(diǎn)是效率較高,結果也較容易仿真,信號觀(guān)察較方便。

4.2　設計處理

分別在設計文件中讀取信息并產(chǎn)生編程文件和仿真文件及自動(dòng)錯誤定位,設計規則檢查以及各器件劃分,編譯器還能實(shí)現用戶(hù)指定的定時(shí)要求,例如:傳播延時(shí)(tPD),時(shí)鐘頻率(fosc)等。

圖3　設計流程

4.3　設計仿真

當設計完成后,設計者可以通過(guò)仿真來(lái)驗證設計電路的特性是否和設計目的相一致,這里是通過(guò)時(shí)序模擬來(lái)測試邏輯功能及器件最差情況下時(shí)間關(guān)系。通過(guò)仿真結果可以很直觀(guān)地觀(guān)察到結果是否符合設計要求。

4.4　器件編程

完成設計輸入和時(shí)序仿真操作后,最后一步就是對XCR3256器件進(jìn)行編程,用計算機通過(guò)Xilinx專(zhuān)用編程電纜進(jìn)行配置,編譯生成的配置文件經(jīng)計算機并行通信口接到Xilinx專(zhuān)用編程電纜上,再接到器件的編程接口,利用ISE開(kāi)發(fā)系統提供的編程軟件即可對器件進(jìn)行配置。這種方法的優(yōu)點(diǎn)是配置方便、迅速,便于修改。這非常有利于電路的調試,電路調試時(shí)經(jīng)常需要對電路設計劃分來(lái)逐步調試。通過(guò)更改設計,可以對器件重新編程,容易完成電路調試。

5　結束語(yǔ)

本文中介紹的水下沖擊波記錄儀主要用于測試水下爆炸時(shí)產(chǎn)生的沖擊波的強弱,采用CPLD器件進(jìn)行設計,大大提高了系統設計的靈活性,提高了系統的可靠性和集成度,縮短了產(chǎn)品研制的周期,同時(shí)還可以降低設計成本,節省PCB板的面積和布線(xiàn)難度，提高了設備可靠性，得到了滿(mǎn)意的試驗結果。