AD6620工作原理/在中頻數字化直擴接收機應用

軟件無(wú)線(xiàn)電的核心思想就是將寬帶A/D盡可能地靠近射頻天線(xiàn)以便將接收到的模擬信號盡可能早地數字化，盡量在統一的硬件平臺上通過(guò)不同的軟件來(lái)實(shí)現無(wú)線(xiàn)電臺的各種功能。直接在射頻端實(shí)現信號的數字化，現有的器件根本無(wú)法滿(mǎn)足后續處理要求，特別是對于直接序列擴頻數字接收機。目前一般采用中頻數字化方案，后端的中頻數字信號處理單元采用可重構性的器件完成信號的處理，系統保留了軟件無(wú)線(xiàn)電接收機的通用、靈活、開(kāi)放等優(yōu)點(diǎn)。

AD6620是美國AD公司最近推出的一種數字接收信號處理芯片，功能強大，特別適合于高速信號數字下變頻的實(shí)現。

1 AD6620芯片

AD6620主要有如下特征：16位線(xiàn)性比特補碼輸入(另加3bit指數輸入);單信道實(shí)數輸入模式最大輸入數據速率高達67MSPS，雙信道實(shí)數輸入模式與單信道復數輸入模式最大輸入數據速率高達33.5MSPS;具有可編程抽取FIR濾波器與增益控制，抽取率在2~16384之間可編程;輸出具有并行、串行兩種輸出模式，并行模式為16比特補碼輸出。

AD6620的原理框圖如圖1所示。內部信號處理單元由四個(gè)串聯(lián)單元組成，分別為：頻率變換單元、二階固定系數梳狀濾波抽取濾波器(CIC2)單元、五階固定系數梳狀濾波抽取濾波器(CIC5)單元和一個(gè)系數可編程的RAM系數抽取濾波器(RCF)單元。

1.1 頻率變換器

頻率變換器的作用是實(shí)現數字下變頻(DDC),頻率變換器由兩個(gè)16bit乘法器和32bit的數控振蕩器(NCO)組成，數控振蕩器產(chǎn)生的本振信號頻率分辨率可達Fsamp/232，可產(chǎn)生(-Fsamp/2~+Fsamp/2)的本振信號。NCO利用數字頻率合成器(DDS)，由頻率控制字寄存器、相位控制字寄存器、相位累加器和正弦查找表組成，可以靈活地控制本振信號的振蕩頻率和初始相位。

為了提高NCO的雜散性能，AD6620提供了相位抖動(dòng)與幅度抖動(dòng)選項。

1.2 CIC2抽取濾波器

CIC2濾波器是一個(gè)固定系數抽取濾波器，最高輸入數據速率為67MHz。抽取率的取值范圍為1~16的整數。當系統時(shí)鐘fCLK是輸入數據速率的兩倍或更多倍時(shí)，可以通過(guò)設置屏蔽此工作模塊，否則最小只能設置為2。

1.3 CIC5抽取濾波器

CIC5是一個(gè)5階固定參數抽取濾波器，它的濾波特性曲線(xiàn)比CIC2的更為陡峭。CIC5抽取濾波器的抽取率可以取1~32范圍的任何整數值。當抽取率為1時(shí)，CIC5被屏蔽。

1.4 RAM系數濾波器

RAM系數濾波器是AD6620中最后一個(gè)信號處理功能模塊?它是一個(gè)積和形式的、系數可編程的濾波器，簡(jiǎn)化框圖如圖2所示。

數據存儲器I-RAM、Q-RAM存儲了256個(gè)有CIC5濾波器輸出的最新復數位采樣值，數據位寬度為20Bit。在同一個(gè)時(shí)鐘周期，I路和Q路可以使用相同的系數作為濾波器系數進(jìn)行計算，也可以選用不同的系數進(jìn)行計算。I、Q路累加器輸出數據位寬為23bit。抽取率可以取1~256的整數值。

2 AD6620工作參數的配置

AD6620的初始化可以由外部控制單元通過(guò)AD6620的微處理器接口進(jìn)行，完成工作模式、NCO參數、濾波器參數等的設置。外部控制單元還可以通過(guò)微處理器接口對AD6620內部寄存器進(jìn)行動(dòng)態(tài)的讀寫(xiě)，實(shí)現對AD6620的動(dòng)態(tài)實(shí)時(shí)控制。外部控制單元根據AD6620的輸出結果，通過(guò)對AD6620進(jìn)行動(dòng)態(tài)的控制，完成輸入輸出信號幅度、NCO頻率與相位的調整，實(shí)現載波同步以及自動(dòng)增益控制。

AD6620的微處理器接口有兩種模式:MODE0與MODE1，二者可以通過(guò)mode的管腳進(jìn)行選擇。在MODE0模式下對內部寄存器進(jìn)行寫(xiě)操作工作時(shí)序如圖3所示。

當一個(gè)寫(xiě)操作執行時(shí)，RDY在WR和CS變低后立即變低，直到寫(xiě)數據完成后的第一個(gè)時(shí)鐘的上升沿再變高。在寫(xiě)完一個(gè)數據后，CS必須變高后，才能進(jìn)行下一個(gè)數據的寫(xiě)操作。在MODE1模式下對內部寄存器進(jìn)行寫(xiě)操作工作時(shí)序如圖4所示。R/W和DS變低后?開(kāi)始執行一個(gè)寫(xiě)操作時(shí)，DTACK在數據已經(jīng)被鎖存后立即變低，直到DS信號變高后DTACK才變高，完成一個(gè)寫(xiě)操作。

初始化時(shí)如果外部控制單元選擇的時(shí)鐘比AD6620的主時(shí)鐘低，則對時(shí)序的要求較低，外部控制單元與AD6620的主時(shí)鐘并不要求同步。如外部控制單元選擇的工作時(shí)鐘比AD6620的主時(shí)鐘高，則對時(shí)序的要求很高，必須注意二者的同步關(guān)系，或者外部控制單元進(jìn)行操作時(shí)要插入一些等待周期。

3 具體應用分析

在某型號的通信與定位系統中，選用AD6620與FPGA構建了直擴數字化接收機的平臺，其中頻數字化處理單元的組成框圖如圖5。其中AD6620完成數字中頻信號到零中頻的搬移，FPGA完成偽碼的捕獲、跟蹤以及信號的解調，FPGA的選擇可根據具體需要選擇Xilinx公司的Vertex-E系列芯片。同時(shí)FPGA要根據AD6620的輸出結果對AD6620中數控振蕩器NCO的載波頻率控制字、相位控制字進(jìn)行修改，實(shí)現載波同步。89C51控制單元完成AD6620 的初始化，同時(shí)還可以對AD6620動(dòng)態(tài)實(shí)時(shí)地進(jìn)行參數調整，實(shí)現自動(dòng)增益的控制。

89C51控制單元的工作時(shí)鐘比AD6620的工作時(shí)鐘要低得多，初始化時(shí)對二者的時(shí)鐘同步?jīng)]有什么特殊要求。而FPGA內部的工作時(shí)鐘要比AD6620的主時(shí)鐘高得多，故在對AD6620中數控振蕩器NCO的載波頻率控制字、相位控制字進(jìn)行修改時(shí)，系統在FPGA發(fā)出操作指令后需要插入若干等待周期，以保證二者之間正確的時(shí)序關(guān)系，實(shí)現FPGA對AD6620內部控制字的正確修改。

實(shí)驗表明, 采用AD6620完成高速數字直擴接收機的數字下變頻，可有效地降低設備的復雜性、縮短開(kāi)發(fā)周期，提高設備的穩定性、可靠性和靈活性?；贏(yíng)D6620與FPGA構成的中頻數字化直擴接收機已初步完成了通用數字化接收機的功能，為最終實(shí)現軟件無(wú)線(xiàn)電奠定了基礎，具有廣闊的應用前景。