分立元件搭建一種低成本、無(wú)盲點(diǎn)UHF讀寫(xiě)器

摘要：使用分立元件搭建的新型超高頻讀寫(xiě)器方案設計靈活，相比于一些讀寫(xiě)器使用集成芯片，這種方法可以大大縮減設計成本，且其性能毫不遜色于市面上大多數讀寫(xiě)器。讀寫(xiě)器系統包括了軟件和硬件兩部分，在這里重點(diǎn)講述其硬件電路的設計并同時(shí)介紹軟件系統的實(shí)現。系統的硬件主要包含了基帶信號的處理部分和射頻前端，在處理器上配套運行的軟件系統主要包括了協(xié)議處理、編解碼、硬件系統的控制以及與上位機的通信。
關(guān)鍵詞：射頻識別；超高頻；讀寫(xiě)器；檢波

射頻識別(RFID)技術(shù)是一種興起于上世紀末并在最近幾年飛速發(fā)展的高新技術(shù)，它普遍應用于我們社會(huì )生活當中的各個(gè)領(lǐng)域，對人們的生活方式產(chǎn)生了深刻的影響。尤其對于低頻(LF)和高頻(HF)射頻識別的技術(shù)已經(jīng)非常成熟，其快速、安全的讀寫(xiě)方式讓其在學(xué)校圖書(shū)館、銀行、公交車(chē)等各機構和場(chǎng)所得到了廣泛應用，最近新興的近場(chǎng)通信(NFC)技術(shù)，其基本原理也是高頻射頻識別技術(shù)。但是低頻和高頻的讀寫(xiě)距離最遠不超過(guò)20 cm，大大限制了其在某些特殊領(lǐng)域的應用，比如倉儲、物流、ETC等等這些需要遠距離讀寫(xiě)的場(chǎng)合。而超高頻(UHF)射頻識別技術(shù)作為現代科技的前沿，具有遠距離快速通信和小體積、低成本標簽這些優(yōu)勢，無(wú)疑使其非常適合這些特殊場(chǎng)所的應用。但我們知道，UHF射頻識別技術(shù)并沒(méi)有真正推廣開(kāi)來(lái)，除了技術(shù)方面的瓶頸以外，高昂的讀寫(xiě)器成本也是其推廣受限的關(guān)鍵因素之一。如果能夠開(kāi)發(fā)出低成本、高性能的讀寫(xiě)器勢必將對推動(dòng)UHF射頻識別技術(shù)的廣泛應用起到積極的作用。文中主要介紹了一種基于EPCClass1 Gen2標準的低成本、高性能讀寫(xiě)器的設計與實(shí)現。

1 超高頻射頻識別協(xié)議標準概述
實(shí)際上，射頻識別有很多種可以實(shí)現的方式，這也就意味著(zhù)它有多種標準，目前應用比較廣的標準是由EPCglobal組織提出的“EPC Rad io-frequency Identification Protocols Class1 Generation2 UHF RFID protocol for coInlnunication at 860—960 MHz”協(xié)議。簡(jiǎn)寫(xiě)成EPC C1 G2．該標準定義了UHF RFID讀寫(xiě)器和標簽之間的空中接口以及通信命令。從標準中我們了解到，UHF RFID應用中的標簽是以一種無(wú)源的方式工作，也就是說(shuō)標簽工作的能量完全由與其通信的讀寫(xiě)器來(lái)提供。協(xié)議規定讀寫(xiě)器和標簽之間的通信是半雙工的方式，而無(wú)源的標簽所需的能量又只能從讀寫(xiě)器發(fā)射的電磁波中獲取，所以在整個(gè)通信過(guò)程中，讀寫(xiě)器在發(fā)送完命令后將繼續發(fā)射射頻載波以提供標簽所需的能量。協(xié)議中還規定了讀寫(xiě)器發(fā)送信息可以使用的調制方式以及編碼方法。調制方式主要是雙邊帶幅移鍵控(DSB—ASK)、單邊帶幅移鍵控(SSB—ASK)以及相位反轉幅移鍵控(PR—ASK)；因其無(wú)源的工作方式，編碼使用了PIE編碼，這樣可以最大限度提供標簽能量。讀寫(xiě)器接收到的標簽信息是由標簽反射調制發(fā)送過(guò)來(lái)的，調制方式和讀寫(xiě)器一樣，其編碼可使用FMO或者米勒(miller)編碼來(lái)實(shí)現。我們在實(shí)際設計和制作這款讀寫(xiě)器時(shí)只使用了DSB-ASK的調制方式，讀寫(xiě)器發(fā)送PIE編碼的信息，而標簽返回的是FMO編碼的信息。

2 讀寫(xiě)器硬件設計
讀寫(xiě)器硬件系統主要包括電源、基帶處理和射頻前端3部分，射頻前端又可細分為發(fā)射鏈路和接收鏈路，其硬件系統框圖可如下圖1所示。

其工作過(guò)程如下：首先微處理器(MPU)根據協(xié)議進(jìn)行基帶處理(主要是對發(fā)送協(xié)議規定的命令進(jìn)行編碼)，然后將編碼之后的基帶信號送入調制器進(jìn)行調制，由于調制器輸出的功率受到限制，無(wú)法滿(mǎn)足我們遠距離讀寫(xiě)要求，故中間我們還需要加入射頻功放以將輸出的功率放大到30 dBm以上，最后通過(guò)天線(xiàn)輻射出去。當標簽在通信距離范圍內時(shí)，收到讀寫(xiě)器的命令后將會(huì )回復讀寫(xiě)器，其返回的信息通過(guò)同一個(gè)天線(xiàn)進(jìn)入讀寫(xiě)器的接收鏈路，讀寫(xiě)器對接收到的標簽信號進(jìn)行檢波、放大，并送入處理器進(jìn)行解碼和識別。
2．1 發(fā)射鏈路
設計中，發(fā)射鏈路主要由射頻發(fā)送器(調制器)、射頻功放和射頻開(kāi)關(guān)所組成，選擇了德州儀器(TI)的CC1101芯片作為我們的射頻發(fā)射器，它將微處理器送過(guò)來(lái)的基帶信號進(jìn)行調制并可提供最大27 dBm的輸出。為了獲得更大的功率輸出，在CC1101后面添加了RFMD公司的RF5 110G射頻功放，由于功放本身的輸入射頻特性，控制了CC1101的功率輸出，使其僅輸出4 dBm作為功放的輸入，以使射頻功放的輸出功率達到最大?？紤]到實(shí)際應用中可能會(huì )有多天線(xiàn)的需求，在設計時(shí)使用了射頻開(kāi)關(guān)，通過(guò)單片機的數字控制可以進(jìn)行4個(gè)通道的切換。由于發(fā)射鏈路各模塊使用的都是集成芯片，實(shí)現將相對較為容易。
2．2 接收鏈路
接收鏈路是本次設計的關(guān)鍵部分，也是本次設計難點(diǎn)所在。因為讀寫(xiě)器在標簽返回信號時(shí)一直在發(fā)送載波信號，在單天線(xiàn)收發(fā)系統中這些強的載波信號難免要泄露到接收鏈路，對接收鏈路造成影響。通常的解決辦法是在發(fā)送和接收之間加上環(huán)形器或者定向耦合器，減小載波功率的泄露，但是這樣一方面增加了讀寫(xiě)器的成本，另外環(huán)形器和定向耦合器又存在本身的缺陷，比如環(huán)形器隔離度不夠大，定向耦合器又對輸出功率衰減太多等。在查閱了相關(guān)文獻并參考市面上某些公司的讀寫(xiě)器之后，我們實(shí)際設計和實(shí)現了一種四通道、檢波二極管接收機方案。圖2顯示了市面上常用兩種低成本檢波二極管方案的讀寫(xiě)器，兩種方案都是由兩個(gè)二極管組成的雙通道檢波方案，其中上面那種方案兩二極管之間相差λ／4電長(cháng)度，兩通道接收到的信號檢波輸出的基帶是差分信號，這種方案會(huì )存在讀寫(xiě)盲區，也就是說(shuō)標簽在讀寫(xiě)距離內某些位置會(huì )存在讀寫(xiě)不到的情形。下面那種方案是針對讀寫(xiě)盲區的一種改進(jìn)，因為兩二極管相差λ／8電長(cháng)度使其兩通道輸出的是正交信號，在一個(gè)通道讀寫(xiě)不到的情形下，另外的通道信號幾乎達到最大，有效的避免了盲區，但是這種方案存在靈敏度低、讀寫(xiě)距離近等缺點(diǎn)(詳細原因及計算可參考文獻)。圖3展示了我們設計的新型讀寫(xiě)器接收機方案，這種方案使用四通道檢波二極管實(shí)現檢波，完美地解決了讀寫(xiě)盲區和靈敏度低的問(wèn)題。如圖所示，每2個(gè)二極管之間相差λ／8電長(cháng)度，這樣D1和D3以及D2和D4之間都是相差λ／4電長(cháng)度，這使得其構成了兩路差分信號，可以很好的提高靈敏度，降低噪聲的干擾。另外，兩路差分信號實(shí)際上組成了I／Q結構，也就是說(shuō)這樣的正交組合可以完全避免盲區的存在。

實(shí)際上，為了進(jìn)一步提高讀寫(xiě)器的靈敏度，增加讀取標簽的距離，本次設計的檢波二極管并非如圖所示的單個(gè)二極管，而是使用了AVAGO公司的串聯(lián)二極管組成的全波整流電路，如圖4所示是設計中使用的檢波電路，這種電路相比使用單個(gè)檢波二極管其輸出電壓可以增加一倍。

如圖4中所示，C1作為耦合電容可以將讀寫(xiě)器發(fā)送的載波信號以及標簽返回的信號耦合到檢波電路。因為標簽返回的信號與讀寫(xiě)器發(fā)送的載波信號同頻，故耦合的少量載波信號可以作為二極管混頻器的本征信號，正好實(shí)現將標簽返回的信號下變頻至基帶信號。電阻R一方面提供了電流通路，另外一方面他可以使整個(gè)檢波電路輸入阻抗與50 Ω傳輸線(xiàn)失配以減小讀寫(xiě)器發(fā)送射頻信號在傳輸線(xiàn)上的衰減。電感L和電容C2構成了一個(gè)無(wú)源低通濾波器抑制高頻信號對后續電路的影響。在遠距離通信時(shí)，標簽返回到讀寫(xiě)器的信號非常小，振幅甚至低于1 mV，如此小的信號我們必須要放大以后才能予以處理。為了降低成本，采用分立的BJT晶體管搭建了兩級差分放大器，實(shí)現了將近60 dB的增益放大，并且擁有較好的信噪比。放大后的模擬信號需要經(jīng)過(guò)模數轉換才能提供給微處理器進(jìn)行基帶信號處理，我們使用了一個(gè)比較器通過(guò)設置合適的閾值實(shí)現了模數轉換。由于電路以及周?chē)h(huán)境的干擾和噪聲，通過(guò)比較器的模擬波形必然受到影響，導致比較器輸出的數字波形存在毛刺。為了解決這個(gè)問(wèn)題，我們在第一級比較器之后加上一個(gè)無(wú)源低通濾波器，并將輸出接入一個(gè)遲滯比較器，很好的解決了干擾問(wèn)題，獲得MPU可以正確解碼的數字波形。
2．3 基帶處理部分
實(shí)際上，對于一個(gè)讀寫(xiě)器集成芯片來(lái)說(shuō)，其協(xié)議處理和編解碼模塊都是集成在芯片內部的。然而對于分立元件搭建的讀寫(xiě)器來(lái)說(shuō)，可以使用微處理器或DSP等芯片利用軟件的辦法來(lái)實(shí)現協(xié)議的處理和編解碼，這樣大大降低了硬件系統的復雜程度，同時(shí)降低了設計成本。當然，選擇微處理器時(shí)首先得考慮到的是其處理速度以及存儲器容量，因為根據協(xié)議的要求，通信鏈路信號的基帶頻率最高可達640 kHz，處理器在接收通信數據的同時(shí)還要運行各種算法實(shí)現通道選擇、編解碼和協(xié)議處理等操作，如果處理器的運算速度不夠快將不能滿(mǎn)足的需求。根據實(shí)際設計，考慮成本或性能因素時(shí)可靈活選擇。本次設計我們使用了STM32F207微處理器芯片，在通信鏈路頻率為80 kHz時(shí)能夠很好的工作，且提供了整個(gè)讀寫(xiě)器系統的控制信號。
2．4 電源部分
由于本讀寫(xiě)器系統應用于UHF頻段，噪聲是考慮的重中之重，為了減少不必要的干擾，我們犧牲了一定的電源效率，全部利用LDO電源方案而不使用開(kāi)關(guān)電源方案，實(shí)現也相對較為簡(jiǎn)單，不再贅述。

3 讀寫(xiě)器的軟件部分
通過(guò)合理設計的軟件可以幫助我們很好的降低成本和硬件系統的復雜度，在選取的處理器芯片上，設計了與硬件系統配套的軟件，其主要模塊如圖5所示，包括了系統控制模塊、協(xié)議處理模塊、編解碼模塊以及和上位機的接口通信模塊。

4 測試結果
為了驗證的設計，實(shí)際制作了這款讀寫(xiě)器并進(jìn)行了調試和測試，圖6所示是本次設計的讀寫(xiě)器實(shí)物圖片。讀寫(xiě)器工作在902～928 MHz，按照前述協(xié)議部分的介紹予以測試，天線(xiàn)口的輸出功率可達30 dBm，標簽在6 m左右可以穩定讀取，最大可讀取8 m遠的標簽。對于協(xié)議中規定的多讀卡器環(huán)境以及多標簽環(huán)境的抗沖突均屬于軟件范疇，未予以測試。

5 結束語(yǔ)
實(shí)際上本次讀寫(xiě)器的設計并未單純的追求低成本或者高性能，而是在兩者的矛盾中做了折中處理，但是已經(jīng)能很好的滿(mǎn)足大多數應用需求。此設計更可以作為讀寫(xiě)器設計的一個(gè)模板，根據不同的應用需求替換其中的關(guān)鍵元器件，無(wú)論從性能或者從成本上均可以設計滿(mǎn)足自己需求的產(chǎn)品。