STM32的二乘二取二的光通信系統設計

引言

隨著(zhù)軌道交通列車(chē)速度的不斷提高，對軌道交通的安全性和可靠性提出了更高的要求。而傳輸設備在軌道交通系統中起到了不可替代的作用，提高傳輸設備的安全性，對軌道交通系統起著(zhù)至關(guān)重要的作用。傳輸設備的主機單元要求采用雙機熱備結構或二乘二取二結構。二乘二取二計算機聯(lián)鎖系統比雙機熱備計算機聯(lián)鎖系統具有更高的安全性。

目前，大量站間傳輸設備的CPU采用的是Intel 51系列芯片或者。x86系列PC兼容機，而ARMv7系列中Cortex—M4內核在嵌入式系統中應用更加廣泛。意法半導體公司STM32是以Cortex—M3處理器為內核的，該處理器具有門(mén)數目少、中斷延遲短、調試成本低的特點(diǎn)，是為要求有快速中斷響應能力的深度嵌入式應用而設計的，STM32從性能到片上資源都比原傳輸設備的CPU更具有競爭力。綜上，采用STM32作為各個(gè)板塊的CPU，重點(diǎn)對基于STM32的二乘二取二系統進(jìn)行設計。

1 光通信傳輸設備位置及作用

基于光通信站間安全信息傳輸設備是以計算機技術(shù)和光通信技術(shù)為基礎，利用光纖或光通道取代傳統的電纜或架空明線(xiàn)作為站間信息的傳輸媒介，同時(shí)采用信息安全傳輸保障技術(shù)構成的鐵路站間信息安全傳輸的專(zhuān)用設備。傳輸設置系統組成如圖1所示。

該設計結構應用于新傳輸設備的主控單元模塊，即圖1中主控單元1和2部分。主控單元主要完成邏輯處理和系統控制工作;通信及接口單元主要完成數據的收發(fā);I/O接口單元要完成站間信息的采集與驅動(dòng)。

2 二乘二取二安全系統設計

系統采用模塊化設計，整個(gè)系統分為5大模塊：主控板、通信板、采集驅動(dòng)板、網(wǎng)絡(luò )接口板和電源板。其中，參與核心運算的主控板、通信板和采集驅動(dòng)板采用二乘二取二結構設計，其他板采用單CPU結構。“二乘”結構中具有兩套安全相同的二取二系統，系統1為主系工作，系統2處于熱備冗余狀態(tài)。兩個(gè)系統具有完全相同的硬件結構。開(kāi)機時(shí)，兩個(gè)系統同時(shí)獨立地工作。兩個(gè)系統都正常的情況下，系統1作為主系，系統輸出為系統1的輸出。如果系統1發(fā)生故障，則切換系統2為主系工作系統，系統輸出為系統2的輸出，系統1報告故障或者自動(dòng)重啟。二乘系統間采用CAN總線(xiàn)進(jìn)行通信，任意時(shí)刻系統CAN總線(xiàn)上只有一個(gè)CAN輸出為有效。

2.1 主控板設計

主控板作為二乘二取二系統的核心，主要完成系統的控制、繼電半自動(dòng)閉塞站間、站/場(chǎng)間聯(lián)系等信息的處理。根據二乘二取二結構原理，由于二乘系統間的硬件與軟件完全一致，所以這里不再贅述，只給出二取二系統詳細設計。主控板的二取二結構包含兩塊STM32F407芯片作為CPU、一塊FPGA主要作為總線(xiàn)處理器，每個(gè)CPU有自己配套的外擴存儲器，具體結構如圖2所示。

“二取二”結構中采用兩個(gè)相同的CPU組成二取二系統，二取二系統同步方式有時(shí)鐘級同步和任務(wù)級同步。時(shí)鐘級同步主要是硬件層同步，由硬件完成2個(gè)CPU之間的同步和數據表決，包括總線(xiàn)上信號的比較和數據的比較，對于外部相當于只有一個(gè)CPU在運行;任務(wù)級同步主要是應用層同步，一般采用軟件完成，對每個(gè)任務(wù)的結果進(jìn)行一致性比對。

主控板采用時(shí)鐘級同步，STM32F407主頻高達168MHz。STM32F407的I—Bus不僅能連接到Flash上，而且還能連接到SRAM和FSMC上，從而加快SRAM或FSMC取指令的速度。利用ST M32F407內置的雙CAN控制器，可以向總線(xiàn)處理器發(fā)送數據。

時(shí)鐘信號除了直接輸出給兩個(gè)CPU以外，還須直接供給總線(xiàn)處理器，其內部邏輯結構設計如圖3所示?？偩€(xiàn)處理器中時(shí)鐘處理子模塊用于產(chǎn)生三路時(shí)鐘信號并完成時(shí)鐘同步功能。輸出給FPGA的時(shí)鐘與CPU時(shí)鐘保持一致，輸出給過(guò)采樣處理的時(shí)鐘是系統時(shí)鐘的4倍頻。過(guò)采樣是用遠大于奈奎斯特采樣頻率的頻率對輸入信號進(jìn)行采樣。本設計采用4倍過(guò)采樣法，可以提高總線(xiàn)的可靠性和數據恢復能力。將兩路CAN總線(xiàn)的輸入數據經(jīng)過(guò)4倍過(guò)采樣的數據直接傳遞給FPGA，由FPGA對這8個(gè)數據進(jìn)行存儲判斷，并采用多數判決規則。8個(gè)數據有5個(gè)及以上一致時(shí)，取多數的數據為待發(fā)送數據，這樣同一比特數據在總線(xiàn)出現不超過(guò)3處以上錯誤時(shí)，可以完成數據的正確恢復。當超過(guò)錯誤個(gè)數時(shí)，判定總線(xiàn)故障，FPG A向STM32F407返回故障報警信息。

2.2 通信板設計

由于通信板主要完成主控板與外部設備的通信，所以對CPU的要求沒(méi)有主控板高，CPU選用STM32F103，其主頻為72 MHz。通信板二取二結構圖與主板相似，不同處主要有兩點(diǎn)：

①在FPGA中嵌入一個(gè)2M生成器;

②通信板上配置E1驅動(dòng)收發(fā)模塊。2M生成器用于將數據封裝為滿(mǎn)足于E1協(xié)議的數據報，或者將E1數據報解封裝為所需數據。這樣就省去傳統協(xié)議轉換器，減小了設備在機房的占用空間。E1驅動(dòng)收發(fā)模塊用于順利收發(fā)E1數據報。

2.3 采集驅動(dòng)板設計

正確完整地獲取室外信號設備的數據信息是實(shí)現安全傳輸設備的重要部分，因此將采集驅動(dòng)集合到一個(gè)模塊中處理，即采集驅動(dòng)板模塊，其結構如圖4所示。采集驅動(dòng)板結構中總線(xiàn)處理器與主板相似，不同之處在于FPGA還要處理動(dòng)態(tài)驅動(dòng)、驅動(dòng)總線(xiàn)、采集1總線(xiàn)以及采集2總線(xiàn)。為了符合鐵路信號“故障-安全”的原則，在采集驅動(dòng)板中添加動(dòng)態(tài)驅動(dòng)單元、數控電壓發(fā)生器、雙狀態(tài)采集。

動(dòng)態(tài)驅動(dòng)單元處理輸入側脈沖信號，當輸入側有脈沖信號時(shí)，輸出側給出一個(gè)具有一定驅動(dòng)能力的高電平，以驅動(dòng)安全型繼電器線(xiàn)圈，使之吸起;當輸入側沒(méi)有脈沖信號或電路發(fā)生故障時(shí)，輸出側給出一個(gè)低電平，該電平不能使繼電器吸起。這種電路一般情況下是“故障-安全”的。

因為站間距離通常是10～20 km，線(xiàn)損大，所以繼電器半自動(dòng)電壓范圍為24～130 V。這樣設計數控電壓發(fā)生器，使其產(chǎn)生與外部×1和×2相匹配的不同的電壓要求。雙狀態(tài)采集主要是動(dòng)態(tài)地采集FPGA和安全防護繼電器的高低電平，當有信號時(shí)，采集到一個(gè)動(dòng)態(tài)的脈沖數據，當無(wú)信號時(shí)，采集到一個(gè)恒定的電平。只有采集到動(dòng)態(tài)信號，設備才對信號動(dòng)作，否則不響應，這樣可以做到故障導向安全。設計為雙狀態(tài)采集是為了提高設備的可靠性，將兩個(gè)狀態(tài)采集的結果輸入到總線(xiàn)處理器進(jìn)行比較，若比較一致，則接收該采集的數據，反之，將該故障狀態(tài)報告給CPU。

采集驅動(dòng)板模塊需要完成的另一重要任務(wù)是“二乘”系統間的切換功能。將“二乘”系統中的安全防護繼電器進(jìn)行并聯(lián)，“二乘”系統都采集外部狀態(tài)，分別進(jìn)行處理，使用串口定時(shí)進(jìn)行同步通信。這樣若任意一個(gè)系統故障，另一個(gè)系統都能無(wú)縫對接。如果“二乘”系統間采集的數據不一致，則FPGA報告CPU，CPU發(fā)送同步采集請求給鄰站。鄰站收到同步采集請求返回規定的數據后，比較兩個(gè)采集數據與規定數據是否一致，判斷出故障系統。如果都不一致，則向上位機報警。

2.4 網(wǎng)絡(luò )接口板設計

網(wǎng)絡(luò )接口板完成下位機(傳輸設備)與上位機(中央網(wǎng)管)之間控制信息的交互，主要完成上/下位機間CAN協(xié)議與以太網(wǎng)協(xié)議的轉換。CPU選用STM32F207，主頻為120 MHz，它支持以太網(wǎng)IEEE 11588v2標準，其結構如圖5所示。

2.5 電源板

供電采用220 V市電電壓，并在220 V入口處采取電磁兼容及雷電防護措施。為了提高系統內部用電安全性，采用三種電壓分別為不同的部分供電，其結構如圖6所示。電源板不處理復雜數據，所以電源板采用STM32F103芯片作為CPU，其主要負責對各種電壓進(jìn)行監測，以保證系統用電在一個(gè)安全可控的范圍內。電源板定時(shí)將系統電壓情況通過(guò)CAN總線(xiàn)反饋給主控板，如果出現電壓不正常，則在電源板面板上用指示燈表示，并由主控板向網(wǎng)管發(fā)出報警。

結語(yǔ)

基于Intel 51系列芯片或者x86系列PC兼容機為CPU的站間傳輸設備，從時(shí)鐘頻率和片上資源方面考慮，僅能滿(mǎn)足低運算量的邏輯處理，對于時(shí)鐘級同步也顯得力不從心，而STM32系列專(zhuān)為要求高性能、低成本、低功耗的嵌入式應用專(zhuān)門(mén)設計。本文提出了一種基于STM32的二乘二取二系統設計，利用不同STM32芯片滿(mǎn)足不同模塊的實(shí)際需求;將過(guò)采樣的概念引入到總線(xiàn)比較方面，提高總線(xiàn)信息的安全性和可靠性，為設計基于STM32的時(shí)鐘級同步二乘二取二系統提供了參考。由于實(shí)驗條件、精力和水平有限，目前該設計的某些細節還需進(jìn)一步研究，系統的安全性和可靠性仍需進(jìn)一步分析測試。