基于PC104總線(xiàn)的實(shí)時(shí)信號采集處理系統
加入技術(shù)交流群
本系統在信號采集板中采用了R=6 Ω，故得到的放大倍數在0～1001之間，保證了該芯片輸出給A／D轉換器的信號電平在0～10 V之間。信號采集板的多路選擇開(kāi)關(guān)采用了AD公司的ADG508A八選一高速選通開(kāi)關(guān)。系統通過(guò)2片ADG508A并行控制模擬信號的輸入，實(shí)現了對16路信號的實(shí)時(shí)采集。多路開(kāi)關(guān)的輸入通斷是通過(guò)控制使能引腳EN以及CH0，CH1，CH2來(lái)完成的，FPGA輸出的地址的最高位分別接到2片ADG508A的使能端，地址低3位分別接入ADG508A的AO，A1，A2。信號采集板的A／D轉換芯片采用了BB公司的ADS7805，其具有高速、低功耗的特點(diǎn)。在5 V的工作電壓下其最高的轉換頻率達到了100 kHz。該芯片內部自帶有時(shí)鐘、電壓基準和采樣保持等電路，極大的簡(jiǎn)化了用戶(hù)的電路設計，并且提高了系統的穩定性。ADS7805采用了逐次逼近式工作原理，A／D轉換結果通過(guò)16位數據總線(xiàn)并行輸出，輸入的模擬信號電平范圍為0～10 V，其工作時(shí)序圖如圖3所示。本文引用地址：http://dyxdggzs.com/article/201610/306028.htm
3 軟件系統設計
實(shí)時(shí)信號采集處理系統的軟件部分包括了信號采集板的FPGA控制邏輯和上位機控制板運行的應用程序。信號采集板在FPGA控制邏輯下實(shí)現了信號的采集和傳輸，上位機控制板通過(guò)應用程序完成人機界面的交互和數據控制處理。
3．1 FPGA控制邏輯的設計
FPGA控制邏輯是整個(gè)數據采集過(guò)程的核心部分，它所實(shí)現的功能包括：對多路選通開(kāi)關(guān)ADG508A的控制，對地址總線(xiàn)進(jìn)行譯碼，對A／D轉換模塊ADS7805的控制，將采集的數據在FIFO中進(jìn)行存儲等。FPGA控制邏輯工作時(shí)的操作時(shí)序如圖4所示，其在一個(gè)總線(xiàn)操作周期內的工作流程按如下順序進(jìn)行：
(1)FPGA上電后，首先進(jìn)行全局復位，數據總線(xiàn)設置為三態(tài)，地址鎖存清零。
(2)等待BALE信號進(jìn)入下降沿的有效狀態(tài)，對PC104的地址總線(xiàn)進(jìn)行鎖存。
(3)等待IOR／W信號有效，對地址進(jìn)行解碼，將鎖存的地址信息譯碼。
(4)對地址進(jìn)行比對，若比對正確則準備就緒，若比對不正確則將地址鎖存器清零，數據總線(xiàn)設置為三態(tài)。
(5)等待PC104數據周期有效時(shí)，接收上位機控制板傳輸過(guò)來(lái)的動(dòng)作命令數據。
(6)控制INA103芯片對輸入的模擬信號進(jìn)行調理。
(7)控制ADG508A芯片進(jìn)行通道選擇。
(8)控制AD7805芯片開(kāi)始進(jìn)行數據采集。
(9)以輸入輸出端口的OE信號為觸發(fā)脈沖，對所采集的信號數據進(jìn)行鎖存控制。
(10)等待OE信號拉低，采集數據的鎖存結束，將數據通過(guò)總線(xiàn)傳輸給上位機控制板。
(11)等待數據傳輸周期結束，將地址鎖存清零，數據總線(xiàn)設置為三態(tài)。
(12)等待下一個(gè)時(shí)鐘周期到來(lái)，再次重復進(jìn)行讀寫(xiě)操作。
3．2 應用程序的設計
上位機控制板運行的應用程序主要完成用戶(hù)對信號采集板的控制和監視，將所采集到的信號實(shí)時(shí)在顯示器上進(jìn)行更新顯示。由于整個(gè)系統在外場(chǎng)進(jìn)行使用時(shí)的環(huán)境條件往往比較惡劣，且經(jīng)常會(huì )遇到斷電的情況，因此在上位機控制板運行了Windows XP Embedded操作系統來(lái)代替了傳統的Windows XP操作系統，從而提高了系統整體的可靠性。本系統的應用程序采用VC++進(jìn)行源代碼的編寫(xiě)和調試，應用程序調試編譯成
功后，生成exe可執行程序，在操作系統上電后自動(dòng)按照默認配置開(kāi)始運行。應用程序啟動(dòng)后，首先通過(guò)PC104總線(xiàn)將用戶(hù)對信號采集板的配置命令發(fā)給FPGA控制邏輯，然后FPGA控制邏輯按照上位機具體的指令對多路控制開(kāi)關(guān)芯片，信號調理芯片和A／D轉換芯片進(jìn)行控制，開(kāi)始對信號的采集。上位機在接收到中斷信號后對緩存中的信號數據進(jìn)行讀取和處理，進(jìn)而在應用程序中對信號數據進(jìn)行顯示，同時(shí)將數據實(shí)時(shí)進(jìn)行存儲，供事后做進(jìn)一步的分析和處理。如圖5所示。
4 結語(yǔ)
本文基于PC104總線(xiàn)，采用了上位機控制板和信號采集板相結合的方式，實(shí)現了用戶(hù)對信號的實(shí)時(shí)采集和處理。信號采集板的所有控制功能由FPGA芯片來(lái)完成，大大減少電路板的器件數量，同時(shí)降低了系統成本，提高系統的可靠性。運行在上位機控制板嵌入式操作系統的應用程序完成了采集數據的實(shí)時(shí)顯示及用戶(hù)命令的配置，使用戶(hù)在使用時(shí)可以直觀(guān)的了解整個(gè)系統的工作狀況，并根據現場(chǎng)需要對信號采集的工作參數進(jìn)行調整。該實(shí)時(shí)信號采集系統具有較低的功耗、穩定的性能、精簡(jiǎn)的體積、和優(yōu)良的抗震性能，其已經(jīng)作為某型裝備的便攜式外場(chǎng)檢測設備進(jìn)行了實(shí)地應用，整體運行可靠穩定，具有較廣的推廣前景和較好的軍事經(jīng)濟效益。
評論