CMOS電路中ESD保護結構的設計原理與要求 作者： 時(shí)間：2016-09-12 來(lái)源：網(wǎng)絡(luò ) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢(xún) 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 4 結束語(yǔ)ESD保護設計隨著(zhù)CMOS工藝水平的提高而越來(lái)越困難，ESD保護已經(jīng)不單是輸入腳或輸出腳的ESD保護設計問(wèn)題，而是全芯片的靜電防護問(wèn)題。芯片里每一個(gè)I/O電路中都需要建立相應的ESD保護電路，此外還要從整個(gè)芯片全盤(pán)考慮，采用整片(whole-chip)防護結構是一個(gè)好的選擇，也能節省I/OPAD上ESD元件的面積。 上一頁(yè) 1 2 下一頁(yè)
加入技術(shù)交流群
評論