基于DSP的1553B總線(xiàn)接口電路設計

機載火控數據采集技術(shù)需要滿(mǎn)足實(shí)時(shí)采集、實(shí)時(shí)傳輸、實(shí)時(shí)存儲以及方便下載的需求，以便于地面人員對獲取信息的處理。這樣可以更好的動(dòng)態(tài)掌握飛機的作戰狀態(tài)，提高飛行訓練效果和作戰能力。1553B數據總線(xiàn)作為航空電子綜合系統中信息交流的主干道，使機載數據能在復雜的環(huán)境中得以保存、交換。DSP作為高速性能的數據處理芯片，可以實(shí)現較高速率的數據采集。FPGA作為高速、復雜的組合邏輯和時(shí)序邏輯控制器件，更適合外圍電路的連接，將兩者組合使用，滿(mǎn)足了數據的高速傳輸與存儲。同時(shí)，隨著(zhù)1553B數據總線(xiàn)協(xié)議標準的頒布，許多電器件公司開(kāi)發(fā)了能將1553B數據總線(xiàn)與CPU相連接的相應接口芯片。這樣，使得數據在傳輸過(guò)程中更加穩定、高速、可靠。本文旨在探討采用DSP與相應接口芯片BU-61864，設計相關(guān)電路來(lái)實(shí)現機載火控數據的采集。

1 1553B數據總線(xiàn)

MIL_STD_1553B是軍工定義的數字時(shí)分制命令/響應式多路傳輸數據總線(xiàn)，采用曼徹斯特Ⅱ編碼，半雙工工作方式，數據傳輸的速率為1Mbps，能掛接31個(gè)遠置終端，支持3種終端類(lèi)型。該標準作為美國國防部武器系統集成和標準化管理的基礎之一，被廣泛應用于飛機綜合航電系統、外掛物管理與集成系統，并逐步擴展到飛行控制等系統及坦克、艦船、航天等領(lǐng)域。我國參照MIL_STD_1553B標準，于1987年頒布了相應的軍用標準，即GJB-289A。

MIL_STD_1553B定義了連接在總線(xiàn)上的3種類(lèi)型終端，即總線(xiàn)控制器(BC)、遠程終端(RT)和總線(xiàn)監視器(BM)。

1)總線(xiàn)控制器(Bus Controller簡(jiǎn)稱(chēng)BC)：總線(xiàn)控制器的功能就是控制總線(xiàn)上的數據流收發(fā)，數據總線(xiàn)上有很多BC，但是每次只能一個(gè)BC工作。而且一些RT也能擔任BC的工作。BC發(fā)送命令給RT，接收并確認命令之后，RT給出響應。

2)遠程終端(Remote Terminal簡(jiǎn)稱(chēng)RT)：RT是一個(gè)采用1553B數據總線(xiàn)連接各式各樣子系統的設備，RT接收BC傳送的命令、檢測錯誤并且反饋錯誤，即要對BC作出響應。

RT特征如下：

①一條數據總線(xiàn)可以連接多達31個(gè)RT。

②每一個(gè)RT可以有多達31個(gè)子RT。

③RT只有當接收并確認BC的命令之后，才會(huì )作出響應，屬于被動(dòng)式。

3)總線(xiàn)監控(Bus Monitor簡(jiǎn)稱(chēng)BM)：BM監聽(tīng)總線(xiàn)上的所有數據傳輸并且記錄指定的消息。他們的連接如圖1所示。

1553總線(xiàn)上的數據是以串行數字脈沖編碼調制的格式進(jìn)行傳輸，采用的是曼徹斯特Ⅱ雙相電平碼作為數據的編碼格式。邏輯1電平由I/O編碼組成(即一個(gè)正脈沖后面緊跟著(zhù)一個(gè)負脈沖)，邏輯0由0/1編碼組成(即一個(gè)負脈沖后面緊跟著(zhù)一個(gè)正脈沖)。

1553B總線(xiàn)上的信息是以字的形式傳輸的。包括一個(gè)3位的同步位、16位信息位以及一位奇偶校驗位?？偩€(xiàn)上的字共有3種類(lèi)型：命令字、數據字、狀態(tài)字。他們的具體格式如圖2所示。

2 硬件選擇

2.1 TMS320C6713芯片介紹

DSP芯片選用TI公司生產(chǎn)的TMS320C6713，該芯片為T(mén)MS320C6000系列DSP平臺上產(chǎn)生的新的浮點(diǎn)型芯片。其有225 MHz的高速運行速度，提供13.5億次/秒浮點(diǎn)運算，18億/秒的指令操作。而且，C6713使用2級緩存的架構以及強大多樣化的外設集：1級程序緩存是一個(gè)4 kB的直接映射高速緩存，1級數據高速緩存是一個(gè)4 kB的2路組相聯(lián)高速緩存。2級內存和緩存有一個(gè)256 kB的存儲空間，在程序和數據之間共享。這個(gè)256 kB存儲器中64 kB可以配置為寄存器、高速緩存或者兩個(gè)的組合，192 kB作為對應的SRAM?？梢?jiàn)，C6713應用非常靈活。外設集包括2個(gè)多通道緩沖串行端口(McBSPs)，2個(gè)內部集成電路(I2C)總線(xiàn)，一個(gè)專(zhuān)用通用輸出/輸出(GPIO)模塊。2個(gè)通用定時(shí)器，主機接口(HPI)，以及1個(gè)能夠與SDRAM、SBSRAM、異步外設無(wú)縫連接的外部存儲器接口(EMIF)，增強型直接內存訪(fǎng)問(wèn)(EDMA)控制器(16個(gè)獨立通道)。

C6713有著(zhù)非常好的運算能力、高效的指令集、智能外設、大容量的片內存儲器和大范圍的尋址能力。因此，更適合用于對運算能力和存儲量有較高要求的場(chǎng)合。

2.2 BU-61864芯片介紹

由于本文選用的DSP芯片C6713的I/O電平為3.3 V，為簡(jiǎn)化硬件電路設計，選用DDC公司的全3.3 V的1553B協(xié)議芯片BU-61864，這樣無(wú)需電平轉換，大大提高設計效率和減少相關(guān)工作器件。BU-61864芯片內部集成了雙收發(fā)器、編/解碼器、協(xié)議邏輯、內存管理和中斷控制邏輯，支持BC/RT/MT模式，還提供了一個(gè)4kB的內部共享靜態(tài)RAM和與處理器總線(xiàn)之間的緩沖接口，并且有可擴展的4K*17bitRAM，兩個(gè)1553B收發(fā)器芯片。

BU-61864有靈活的接收/存儲器接口，能完全實(shí)現1553B協(xié)議所規定的消息傳輸外，還具有較強的消息管理能力，能全面兼容1553B協(xié)議。其功能結構框圖如圖3所示。

3 硬件接口電路設計

本系統由DSP主導，1553B協(xié)議部分由BU-61864協(xié)議芯片完成，外接邏輯電路由FPGA器件完成。其中DSP控制BU-61864的初始化以及消息的讀取和處理。FPGA實(shí)現信號的控制和譯碼。而在DSP對BU-61864相關(guān)寄存器的控制和配置后，它可以工作在BC、RT或BM等模式下。在本次操作中，因為只需要記錄來(lái)自機載火控系統的所有數據，因此只工作在總線(xiàn)監視器模式下即可。

當BU-61864接收到一個(gè)消息后，產(chǎn)生一個(gè)中斷信號，該中斷信號就會(huì )向C6713發(fā)送一次中斷申請，C6713響應中斷，并向相關(guān)寄存器做出配置。在BU-61864和C6713之間的控制邏輯電路由可編程邏輯芯片FPGA實(shí)現?？刂七壿嬰娐钒ǖ刂纷g碼電路和邏輯控制電路。其中地址譯碼電路功能是對接口芯片所使用的C6713存儲器和BU-61864存儲器進(jìn)行地址選擇和譯碼;而邏輯控制電路功能是產(chǎn)生BU-61864所需要的控制信號以及提供給C6713中斷信號、握手信號、插入等待信號。所有的數據總線(xiàn)和地址總線(xiàn)，以及控制信號、中斷信號都是由C6713和BU-61864提供給控制邏輯電路。它們的具體電路連接如圖4所示。