更高性能/更低功耗的異步DSP核心設計

圖 1：同步DSP電壓波紋

圖 2：異步DSP電壓波紋

在IC 設計人員眼中，更出色的切換性能代表更可靠的電路。電路同時(shí)發(fā)生大規模切換時(shí)，將產(chǎn)生非常大的瞬時(shí)電流。在設備的電網(wǎng)上顯示為IR降。這意味著(zhù)電網(wǎng)的某一區域在此時(shí)的電壓較低。這是意料之中的正常情況，通常都通過(guò)設計驗證來(lái)確保電網(wǎng)能承受預計的最大電壓下降。有時(shí)這也是一種限制因素，妨礙設計人員在邏輯的特定區域進(jìn)行進(jìn)一步設計。

消除時(shí)鐘偏差：采用異步設計還有很多原因。低于90納米的硅片是生產(chǎn)的趨勢。這可以從硅制造商大力投入以糾正一系列問(wèn)題上得以證明。他們已著(zhù)手開(kāi)發(fā)干涉計量學(xué)(Interferometric Metrology)等高級技術(shù)，

盡量使光罩的最小特征尺寸小于當前的曝光波長(cháng)。

由于這些變量會(huì )提高設備的偏差量，因此在過(guò)程中控制它們非常重要。時(shí)鐘偏差被定義為時(shí)鐘信號到達電路中不同點(diǎn)的時(shí)間差。

由于相同時(shí)鐘上的所有邏輯必須有序地運行，因此時(shí)鐘偏差必須保持在最低水平，以確保電路正確運行。設備的時(shí)鐘頻率越高，可允許的偏差越小。

隨著(zhù)特征尺寸的減少，時(shí)鐘偏差的問(wèn)題將更加嚴重。相比以前，特定晶片中將分為“慢速”芯片和“快速”芯片;由于密度大幅增加，單個(gè)芯片中的變量也將有所體現。這種狀況的性質(zhì)對于大型單片同步設備意義非常重大。

采用異步 DSP 核心可避免此類(lèi)問(wèn)題。DSP 核心基于小型自計時(shí)電路。因此所有定時(shí)對于該邏輯塊相關(guān)的小區域都是本地的。

穩定性更高：半導體主要受三大物理屬性影響：制作流程速度、電源電壓電平和溫度。如果這些特征發(fā)生任何變化，將造成晶體管運轉更快或更慢的情況。

同步電路必須在上述參數的最佳和最差狀態(tài)值下進(jìn)行靜態(tài)時(shí)序分析(static timing analysis)，以確保設備工作正常。換而言之，同步電路有一個(gè)可以使電路停止工作的“切斷點(diǎn)”。

由于異步電路是自計時(shí)電路，因此它們在物理特征變化時(shí)只須加速或減速。因為控制自計時(shí)的邏輯與處理邏輯處于相同區域，所以溫度和電壓等環(huán)境變化都會(huì )對兩者造成影響。所以，異步電路針對抵抗動(dòng)態(tài)電壓下降等瞬時(shí)變化的抗影響性能更好，還將根據長(cháng)期溫度和電壓變化進(jìn)行自動(dòng)調整。

橫空出世：通用異步 DSP

由于成功采用異步設計技術(shù)的各種設備不斷出現，異步設計正受到越來(lái)越多的關(guān)注。異步邏輯的優(yōu)點(diǎn)眾所周知。包括低功耗和更穩定的設計等等。

直到最近，異步電路僅僅在非常必要時(shí)才使用。由于學(xué)術(shù)界的偏見(jiàn)，它們通常被視為邊緣產(chǎn)品?，F在，許多商用設備已經(jīng)開(kāi)發(fā)了上述針對各類(lèi)小眾市場(chǎng)的功能。

完全基于異步邏輯的通用 DSP 核心的出現表明，現有的工具、技術(shù)和知識創(chuàng )造的商用產(chǎn)品可應用于更大的客戶(hù)群體。更吸引人的是，該設備可與任何現有DSP一樣進(jìn)行同樣的編程和操作。也就是說(shuō)，這個(gè)解決方案在絲毫不影響可用性的基礎上，實(shí)現了異步技術(shù)的所有優(yōu)點(diǎn)。