關(guān)于集成同步解調功能的低功耗LVDT信號調理器

　　本文將介紹集成同步解調功能的低功耗LVDT信號調理器

　　連接/參考器件

　　ADA2200

　　同步解調器和可配置模擬濾波器

　　AD7192

　　內置PGA的4.8 kHz、超低噪聲、24位Σ-Δ型ADC

　　ADG794

　　低壓、300 MHz、四通道2：1多路復用模擬高清電視音頻/視頻開(kāi)關(guān)

　　ADP151

　　超低噪聲、200 mA CMOS線(xiàn)性調節器

　　電路功能與優(yōu)勢

　　圖1所示電路是一款完整的線(xiàn)性可變差分變壓器(LVDT)信號調理電路，可精確測量距離機械參考點(diǎn)的線(xiàn)性位置或線(xiàn)性位移。模擬域中的同步解調用于提取位置信息并抑制外部噪聲。24位、Σ-Δ模數轉換器(ADC)可數字化位置輸出信息，以實(shí)現高精度。

　　LVDT在活動(dòng)核心和線(xiàn)圈組件之間采用電磁耦合。這種非接觸式(因而是無(wú)摩擦的)工作方式是它們廣泛用于航空航天、過(guò)程控制、機器人、核、化學(xué)工廠(chǎng)、液壓、動(dòng)力渦輪以及其他惡劣工作環(huán)境和要求具備長(cháng)工作壽命與高可靠性應用的主要原因。

　　包括LVDT激勵信號在內的整個(gè)電路功耗僅為10 mW.電路激勵頻率和輸出數據速率均為SPI可編程。該系統允許在可編程帶寬和動(dòng)態(tài)范圍之間進(jìn)行權衡取舍，支持1 kHz以上的帶寬，且在20 Hz帶寬時(shí)具有100 dB動(dòng)態(tài)范圍，是精密工業(yè)位置和計量應用的理想之選。

　　圖1. LVDT信號調理電路(原理示意圖：未顯示所有連接和去耦)

　　電路描述

　　ADA2200同步解調器可在信號解調至與LVDT核心位移成比例的低頻輸出電壓之前對LVDT次級信號進(jìn)行濾波，從而提取位置信息。ADA2200驅動(dòng)AD7192 24位Σ-Δ型ADC，后者對輸出進(jìn)行數字化和濾波處理。ADA2200產(chǎn)生同步LVDT激勵信號，而ADG794開(kāi)關(guān)將CMOS電平激勵信號轉換為精密3.3 V方波信號，驅動(dòng)LVDT初級繞組。

　　LVDT是絕對位移傳感器，可將線(xiàn)性位移轉換為比例電信號。LVDT是特殊的繞線(xiàn)變壓器，具有活動(dòng)核心，其位置與待測位置貼合。激勵信號施加于初級繞組。隨著(zhù)核心的移動(dòng)，次級繞組上的電壓成比例發(fā)生變化;根據該電壓即可計算位置。

　　LVDT的類(lèi)型有很多，此外提取位置信息的方法也各不相同。圖1中的電路采用4線(xiàn)模式LVDT.將兩個(gè)LVDT的次級輸出相連使其電壓相反，從而執行減法。當LVDT核心位于零點(diǎn)位置時(shí)，這兩個(gè)次級端上的電壓相等，兩個(gè)繞組上的電壓差為零。隨著(zhù)核心從零點(diǎn)位置開(kāi)始移動(dòng)，次級繞組上的電壓差也隨之增加。LVDT輸出電壓相位根據方向而改變。

　　該電路的主時(shí)鐘由AD7192 ADC產(chǎn)生。ADA2200接受主時(shí)鐘并產(chǎn)生其內部所有時(shí)鐘，包括用作LVDT激勵信號的參考時(shí)鐘。ADA2200上的時(shí)鐘分頻器配置為產(chǎn)生4.8 kHz激勵信號。ADG794將激勵信號轉換為精密±3.3 V方波信號，該+3.3V來(lái)自于A(yíng)DC電源電壓。3.3 V電源也用作ADC基準電壓;因此，激勵信號與ADC基準電壓之間的比例關(guān)系可以改善電路的噪聲性能和穩定性。系統的3.3 V電源由ADP151低壓差調節器提供;后者由5 V電源驅動(dòng)。

　　LVDT次級繞組和ADA2200輸入之間的耦合電路用來(lái)限制信號帶寬，并調節RCLK和ADA2200輸入之間的相對相位。該電路配置為具有最大正交(相位= 90°)響應以及最小同相(相位= 0°)響應。這使得可以?xún)H通過(guò)測量正交輸出就能確定位置，進(jìn)而使ADA2200輸出電壓對電路中相位的變化不甚敏感。LVDT的溫度變化導致有效串聯(lián)電阻和電感發(fā)生改變，是相位變化的主要來(lái)源。

　　ADA2200輸出端的抗混疊濾波器保持ADC所支持的信號帶寬。AD7192內部數字濾波器的輸出帶寬約等于0.27乘以輸出數據速率。為了將輸出帶寬保持在4.8 kHz最大輸出數據速率，輸出抗混疊濾波器的-3 dB轉折頻率可以設為2 kHz左右。對于要求較低輸出數據速率的系統，可相應降低抗混疊濾波器的轉折頻率。

　　集成式同步解調器

　　ADA2200集成式同步解調器組成電路核心。它采用獨特的電荷共享技術(shù)來(lái)執行模擬域內的離散式時(shí)間信號處理。ADA2200具有全差分信號路徑。它由高阻抗輸入緩沖器后接一個(gè)固定低通濾波器(FIR抽取濾波器)、一個(gè)可編程IIR濾波器、一個(gè)解調器和一個(gè)差分輸出緩沖器組成。它的輸入和輸出共模電壓等于1.65 V(3.3 V電源電壓的1/2)。

　　ADA2200接受來(lái)自AD7192 ADC的4.92 MHz時(shí)鐘信號，然后產(chǎn)生其內部所有時(shí)鐘，以及用作LVDT激勵信號的4.8 kHz參考時(shí)鐘。ADA2200集成可配置時(shí)鐘分頻器，可編程支持很多不同的激勵頻率。

　　CMOS開(kāi)關(guān)

　　選擇ADG794 CMOS開(kāi)關(guān)是因為它具有低導通電阻、快速開(kāi)關(guān)時(shí)間、先開(kāi)后合式開(kāi)關(guān)動(dòng)作以及低成本等特點(diǎn)。

　　ADG794將ADA2200的低壓CMOS電平RCLK輸出轉換為低阻抗差分輸出方波源，然后驅動(dòng)LVDT.為使開(kāi)關(guān)留有裕量以便驅動(dòng)正3.3 V信號，ADG794 VDD輸入采用5 V電源供電。

　　LVDT

　　圖1中的電路只需略作改動(dòng)即可支持各種LVDT.Measurement Specialties， Inc. E-100 LVDT采用四線(xiàn)式模式，以便演示電路的主要特點(diǎn)。E-100沖程范圍為±2.54 mm，沖程端輸出靈敏度為240 mV/V，滿(mǎn)量程范圍最大線(xiàn)性度誤差為±0.5%，工作頻率范圍為100 Hz至10 kHz.完整詳情請參見(jiàn)E-Series LVDT數據手冊。

　　ADA2200輸入耦合網(wǎng)絡(luò )

　　可調諧ADA2200輸入耦合網(wǎng)絡(luò )以支持不同的LVDT.LVDT次級繞組電感和分流電容(C4)組成振蕩電路。R4和R33電阻降低了振蕩電路的Q值，使該電路不易受LVDT繞組電感和電阻的變化影響，但功耗有所上升。R34/C24和R35/C25組成的RC濾波器對可降低信號帶寬，同時(shí)提供調節電路相對相位所需的額外自由度。ADA2200內部相位敏感檢測器(PSD)的最大輸出發(fā)生在0°或180°相對相移處。

　　對于采用4.8 kHz方波激勵信號的E-100 LVDT而言，采用下列元件值可獲得最大輸出條件下的最優(yōu)相位：

　　●R4 = R33 = 2.2 kΩ

　　●R34 = R35 = 1 kΩ

　　●C24 = C25 = 3300 pF

　　●C4 = 0.01μF

　　如需調諧該電路，則可通過(guò)放置LVDT核心以產(chǎn)生接近滿(mǎn)量程輸出信號的方式測量相位;然后，測量同相(I)和正交(Q)輸出信號。采用這些測量結果便可計算相對相位：