利用模數轉換器的特性降低物聯(lián)網(wǎng)系統級芯片功耗

　　諸如物聯(lián)網(wǎng)(IoT)這樣的功耗敏感型應用要求在系統級芯片(SoC)內部有一套全面的低功耗策略。單純依賴(lài)傳統關(guān)閉電源模式和低電源電壓的技術(shù)可能不足以實(shí)現功耗目標。模擬模塊通常被認為是過(guò)于敏感，并且與激進(jìn)的電源管理技術(shù)不兼容。

　　然而，對于模擬模塊特性的全面了解可以使低功耗SoC設計成為可能。在本文中，我們對通用的物聯(lián)網(wǎng)SoC設計中與外部傳感器連接的模數轉換器(ADC)知識產(chǎn)權(IP)進(jìn)行了近距離的觀(guān)察，并描述了其相關(guān)特性，以及在系統層面上如何利用這些特性來(lái)實(shí)現低功耗。

　　傳統低功耗技術(shù)的挑戰

　　那些有可能依靠紐扣電池或能量采集來(lái)供電的物聯(lián)網(wǎng)應用，正在驅動(dòng)整個(gè)行業(yè)對超低功耗SoC設計的需求。為了在不替換電池的情況下，維持很長(cháng)一段時(shí)間的運行，設計人員必須充分利用可用的低功耗技術(shù)。

　　傳統的方法依賴(lài)于SoC電源電壓的降低，以及更先進(jìn)的半導體工藝提供的更小特征尺寸來(lái)降低運行功耗。這種方法增加了系統成本，且有可能導致更高的漏電。

　　在系統層面上，可以通過(guò)識別芯片中哪些模塊可以在操作完成后關(guān)斷電源，來(lái)實(shí)現低功耗技術(shù);也可以將時(shí)鐘頻率和電源電壓調低至維持必要操作所需的最低值，從而降低額外的功耗。

　　一款物聯(lián)網(wǎng)SoC的典型任務(wù)場(chǎng)景可以在其非常短的工作周期中標定出來(lái)：大部分電路通常都處于空閑模式;僅有一小部分電路始終處于工作模式，以便掃描環(huán)境以及在需要時(shí)激活其余的電路。圖1所示為常見(jiàn)的物聯(lián)網(wǎng)使用情況。始終處于工作模式的電路被放置在一個(gè)專(zhuān)用的電源島上，并使用高閾值(Vth)電壓器件甚至厚氧化層器件來(lái)使漏電最小化。其余的電路可以通過(guò)切斷其電源限制其漏電。

圖1常見(jiàn)的物聯(lián)網(wǎng)應用場(chǎng)景

　　一款語(yǔ)音控制的裝置就是這種應用的案例之一，其中只有簡(jiǎn)單的語(yǔ)音監測電路始終處于工作模式;而專(zhuān)門(mén)用于指令識別和處理的模塊，則只有在語(yǔ)音監測電路識別出一個(gè)可能的命令時(shí)才會(huì )被激活。另一個(gè)案例就是傳感器的定期輪詢(xún)，它是用來(lái)決定是否需要根據環(huán)境中的一些變化而采取進(jìn)一步的行動(dòng)。

　　因此，為了進(jìn)一步降低工作和漏電功耗，現代的物聯(lián)網(wǎng)SoC設計引入了復雜的電源管理架構，其帶有多種電源關(guān)斷模式，并將電路詳細地分割到不同的電源島中。

　　支持當今物聯(lián)網(wǎng)SoC設計的全新低功耗技術(shù)

　　然而，當提到模擬接口時(shí)，傳統的低功耗技術(shù)就不能直接應用了。模擬模塊通常要去處理具有大電壓擺幅和高線(xiàn)性度要求的信號。這就限制了降低電源電壓的可能，也因此限制了縮小實(shí)際最小特征尺寸的能力。

　　模擬模塊存在內部偏置電流和偏置電壓，為了實(shí)現最佳性能，它們需要得到妥善的處置。因此，上電和關(guān)斷時(shí)間自然就慢，從而限制了電源模式切換的使用。此外，它們有時(shí)是通過(guò)較慢的串行總線(xiàn)控制的，這就導致了對其電源狀態(tài)進(jìn)行實(shí)時(shí)、主動(dòng)控制的能力受到限制。

　　設計人員需要一種新的方法來(lái)突破這些局限性，尤其是在設計功耗敏感型應用的時(shí)候。集成與傳感器連接的模數轉換器(ADC)不僅降低了外部物料清單(BoM)成本，而且也支持了在SoC的電源管理架構中實(shí)現更緊密的模擬接口集成，實(shí)現了更快的上電和關(guān)斷轉換以及額外的功耗降低。為了降低BoM成本和功耗，設計人員必須選擇一款可集成的ADC，它需要足夠靈活地支持不同的操作模式，并且可以在不同的電源模式間快速轉換而功耗最低。一款可集成的ADC具有以下關(guān)鍵特性：

　　l 最低的靜態(tài)功耗，在速度降低時(shí)可實(shí)現功耗最小化

　　l 多種性能模式，在性能設置降低時(shí)可實(shí)現功耗最小化

　　l 具有多種電源模式，以及在它們之間快速轉換且不會(huì )損失精確度和性能

　　具體的使用案例

　　設計人員必須理解ADC的所有特性，以及如何在具體的使用案例中應用來(lái)實(shí)現額外的功耗降低。以下是幾個(gè)使用案例的實(shí)例。

　　1. 非常緩慢的采集速度

　　本案例考慮的是這樣一種情況：系統數據處理需要某一種時(shí)鐘速度以實(shí)現所需的處理吞吐量，然而傳感器信息可能只需要以一種很低的速率來(lái)更新。

　　對于這個(gè)使用案例，傳統的實(shí)現方法是對處理器時(shí)鐘進(jìn)行分頻降低來(lái)匹配傳感器采樣所需的低速率。然而，這個(gè)時(shí)鐘頻率可能比ADC能夠可靠支持的最小值還低——還有一種選擇就是以更高的頻率來(lái)設定ADC時(shí)鐘，但在某些時(shí)段需要保持空閑(待機)模式。

　　理想的選擇是在這些空閑期內完全關(guān)閉ADC，然后在下一次傳感器采樣時(shí)快速喚醒它。在這種模式中，ADC主要消耗漏電功率，而僅在短暫的主動(dòng)采樣時(shí)刻消耗工作功率。這有效地將功耗的低限擴展到了比時(shí)鐘頻率最小值時(shí)的功耗值低得多的范圍，而且不影響SoC的配置(例如，符合數據處理所需的時(shí)鐘速度)。

　　這種選擇依賴(lài)于以下ADC特性：

　　l 快速的關(guān)斷和上電步驟(諸如校準等任何緩慢的過(guò)程都應該避免出現在這些步驟中)。

　　l 關(guān)斷模式下非常低的漏電功耗，例如將電源管理功能集成到ADC中(電源開(kāi)關(guān)、低壓差線(xiàn)性穩壓器等)。在不同電源模式之間轉換所造成的額外功率損耗應該是最低的(圖2)。

　　圖2待機模式和關(guān)閉模式中的低功耗對比

　　l 性能的可重復性。像偏移和絕對精度這樣的性能參數需要在連續多個(gè)電源周期中都保持一致。轉換結果的穩定性可以使用“有效分辨率”(Reff)這一度量標準來(lái)判定，該標準可以從ADC依據一個(gè)固定輸入而產(chǎn)生的輸出直方圖中獲得，而該直方圖則由多個(gè)電源周期中的大量測量值樣本來(lái)形成(圖3)。比較窄的分布(圖3左側)是更好穩定性(及低噪聲)的證明。而擴展的分布或重復出現多個(gè)峰值(圖3右側)則是穩定性較差的象征。

　　圖3 ADC的有效分辨率直方圖

　　2. 與內部處理器和電源管理系統緊密結合

　　本例考慮了這樣一種情況：集成的ADC與處理器寄存器緊密結合，使ADC控制寄存器映射至處理器的內部寄存器中，從而避免了通過(guò)復雜的總線(xiàn)去控制ADC，而這些總線(xiàn)通常每次讀/寫(xiě)操作要好幾個(gè)時(shí)鐘周期。這種技術(shù)可支持系統快速地進(jìn)入低功耗模式，不用多個(gè)時(shí)鐘周期來(lái)控制ADC。如果ADC常常經(jīng)歷上電/斷電周期，那么該技術(shù)將是大有裨益的。

　　此外，穿越模擬域和數字域的控制回路的延遲變小了，從而潛在地提升了控制回路性能。

　　這種技術(shù)依賴(lài)于以下ADC特性：

　　l 將ADC控制映射到內部處理器寄存器中，或直接映射到AMBA結構中(AMBA即高級微控制器總線(xiàn)架構)的能力，避免了循環(huán)和電源等待周期。

　　l 將ADC電源管理特性(內部電源島等)集成至SoC電源管理系統中的能力

　　3. 性能分級

　　本例考慮了這樣一種情況：某個(gè)傳感器的讀數所需精度可以根據系統狀態(tài)而變化。例如，當一個(gè)圖像傳感器檢測到?jīng)]有任何活動(dòng)時(shí)，較低的精度是可以接受的。然而，當有活動(dòng)被監測到時(shí)，可能就需要更高的精度。

　　這項知識可以被用來(lái)降低功率損耗：數據采集速度和ADC性能等級在非活動(dòng)期間可以降低，而僅在需要更高精度時(shí)才升高。

　　這種技術(shù)依賴(lài)于以下ADC特性：

　　l 帶有相應功耗降低措施的不同精度選項

　　l 動(dòng)態(tài)的采樣率控制，以及功耗和采樣率成比例降低

　　4. 高輸出阻抗傳感器

　　本例考慮了這樣一種案例：使用開(kāi)關(guān)電容技術(shù)來(lái)實(shí)現現代的ADC。為了實(shí)現一種簡(jiǎn)化的電路分析，這些ADC的前端采樣級可以被簡(jiǎn)化為一個(gè)電容器(采樣單元)和一個(gè)非線(xiàn)性電阻(開(kāi)關(guān))。傳感器本身可以被簡(jiǎn)化為一個(gè)電壓源和一個(gè)串聯(lián)電阻(輸出阻抗)(圖4)。

　　圖4簡(jiǎn)化的ADC輸入電路和傳感器原理圖

　　當電路閉合時(shí)，傳感器就充當一個(gè)加載采樣電容的源，時(shí)間常數τ=RC。如果傳感器輸出阻抗很大，那么時(shí)間常數也大，可能就沒(méi)有足夠的時(shí)間來(lái)建立采樣電容的電壓到一定精度。

　　避免這種限制的一種方式是在傳感器和ADC之間插入一個(gè)低輸出阻抗的緩沖器。然而，這種解決方案會(huì )因為緩沖器本身消耗的電能而導致大量額外功耗。

　　一種理想的解決方案是延長(cháng)ADC的采樣時(shí)間以適應所需的建立時(shí)間。如此一來(lái)，就不需要緩沖器了，同時(shí)功耗也降低了。(圖5)。

　　這種技術(shù)依賴(lài)于以下ADC特性：

　　l 可編程的采樣時(shí)間，它可以根據傳感器決定的設置要求而調整，既可以為高阻抗傳感器而延長(cháng)(避免額外的緩沖器)，也可以為低阻抗傳感器縮短(使ADC能更早進(jìn)入關(guān)斷模式，或開(kāi)始一個(gè)新的轉換周期)。

　　圖5延長(cháng)采樣時(shí)間以適應高阻抗傳感器

　　總結

　　了解模擬接口的特性和使用案例，可以幫助設計人員大幅度地降低物聯(lián)網(wǎng)SoC設計的功耗。

　　通過(guò)集成與傳感器連接的ADC，可以實(shí)現功耗降低。集成的ADC有如下特性：最低的靜態(tài)功耗，即隨速度的降低而實(shí)現功耗最小化;多種性能模式，其中隨著(zhù)性能設置的降低而實(shí)現功耗最小化;多種功耗模式，以及在它們之間的快速轉換、且不會(huì )損失精確度和性能的能力。

　　設計人員必須重視這些特意提供的使用案例，并利用集成ADC的先進(jìn)低功耗技術(shù)和其它特性，來(lái)實(shí)現額外的功耗降低，同時(shí)滿(mǎn)足性能要求。

         作者：Synopsys技術(shù)營(yíng)銷(xiāo)經(jīng)理Manuel Mota