軟件接收機的GPS信號實(shí)時(shí)采集方案設計

50 MHz溫補晶振通過(guò)CLKIN為T(mén)MS320C6416提供時(shí)鐘輸入，CLKMODE0、CLKMODEl上拉配置內部PLL為20倍頻，使處理器工作在1GHz。McBSP0在向射頻前端提供采樣時(shí)鐘CLKF的同時(shí)，通過(guò)與SN54LV166A接口完成并串轉換。EMIFA以32位形式與Microm公司64．Mb 32位SDRAMMT48LC2M-3282-6對接，實(shí)現外部存儲的擴展。
并串轉換接口中，SN54LVl66A的CLR引腳接3．3 V禁止異步清零；S／L引腳接地選擇并行輸入方式，接收A到H并行輸入；INH引腳接地使能McBSP0的CLKR提供的移位時(shí)鐘；來(lái)自射頻前端的數字信號SGN、MAG在CLKR上升沿，依次通過(guò)QH輸出到McBSP0完成接收。
外部擴展SDRAM配置在EMIFA CE0空間，BEAl6下拉，BEAl7上拉設置CPU內部6分頻，AECLKOUTl輸出166 MHz與MT48LC2M3282-6的CLK對接，其他控制信號ASDCKE、ACE0、AS-DRAS、ASDCAS、ASDWE、AEA[13：3]、ABE E3：O]、AEDE31：O]直接與MT48LC2M3282-6對應的信號連接。由于SDRAM復用地址線(xiàn)，MT48LC2M3282-6的A11～A18與A0～A7復用，BA0、BAl作為A19、A20提供組選擇信號，所以TMS320C6416的AEA3～AEAl3對接MT48LC2M3282-6的A0～A10完成A0～A18的傳送，AEAl4、AEAl5接BAl、BA0提供組選擇信號。

3 采集參數配置
3．1 McBSP接收配置
McBSP負責射頻前端采樣信號的接收，接收配置分為時(shí)鐘生成設置和接收參數設置。其控制參數主要分布在接口控制寄存器、接收控制寄存器、引腳控制寄存器和采樣率寄存器。引腳控制寄存器和采樣率寄存器為McB-SP提供靈活的幀信號和時(shí)鐘生成，既可以由外部引腳輸入也可由內部時(shí)鐘分頻得到，同時(shí)提供輸出到外部引腳的極性反轉控制。本方案中，設置采樣率寄存器中CLKSM=1，CLKGDV=30，FPER=1，FWID=0，使McBSP0的內部1 GHz時(shí)鐘通過(guò)CLKGDV分頻得到內部接收需要的32．258 MHz接收時(shí)鐘，進(jìn)而通過(guò)幀信號周期FPER、幀脈寬FWID分頻產(chǎn)生16．129 MHz占空比為50％的幀信號。同時(shí)，設置引腳控制寄存器中CLKRM=1，CLKRP=0，FSRM=1，FSRP=1，使得極性反轉后的幀信號輸出到FSR引腳(其下降沿用于射頻前端完成GPS信號采樣和接收幀同步)，接收時(shí)鐘直接輸出到CLKR引腳(其上升沿用于串并轉換電路完成數據移位輸出，下降沿用于McBSP采樣外部數據)。
接收控制寄存器和接口控制寄存器主要提供接收幀長(cháng)、字長(cháng)、幀忽略，接收延時(shí)、時(shí)鐘、幀發(fā)生、接收開(kāi)始等控制功能。為了盡可能提升McBSP0和EDMA效率，設置接收控制寄存器中RPHASE=0，RFRLENl=1，RWDLENl=5，RDATDLY=0，RFIG=1。選擇每幀包含一個(gè)相位，每個(gè)相位包含一個(gè)字，每字32位，與幀信號同步無(wú)延遲采樣接收，且忽略不恰當幀同步。設置完上述寄存器后，就可通過(guò)依次設置接口控制寄存器內GRST、FRST、RRST為1，順次完成采樣率發(fā)生器復位，幀信號發(fā)生器復位和接收使能開(kāi)始接收。
3．2 EMIF SDRAM接口配置
EMIFA CE0空間擴展的64 Mb SDRAM位于CPU地址空間0x8000 0000～0x807F FFFF，為信號采集過(guò)程提供了高速緩存。其配置信息分布在EMIFA全局控制寄存器、CE控制寄存器0、SDRAM控制寄存器、SDRAM時(shí)間參數控制寄存器和SDRAM擴展寄存器。復位完成后，CPU需要按照EMIFA寄存器配置必要參數，然后啟動(dòng)SDRAM初始化過(guò)程，使SDRAM進(jìn)入正常讀寫(xiě)狀態(tài)。
SDRAM工作需要的166 MHz同步時(shí)鐘，通過(guò)設置EMIFA全局控制寄存器EKlEN=1使能AECLKOUTl輸出；同時(shí)，設置CE控制寄存器0中MTYP=0x03，選擇CE0為32位SDRAM模式。EMIFA中SDRAM工作刷新周期通過(guò)166 MHz同步時(shí)鐘計數實(shí)現，在SDRAM時(shí)間參數控制寄存器中由PERIOD設定為2 500，即2 500×(1／166 MHz)≈1．51μS進(jìn)行刷新操作，具體刷新次數由XRFR=0設定為每1．51μs 1次。SDRAM擴展寄存器提供了SDRAM操作需要的時(shí)間參數設置。具體設置為：TCL=1，TRAS=5，TRRD=0，TWR=1，THZP=2，RD2RD=0，RD2DEAC=2，RD2WR=0，R2WDQM=2，WR2WR=0，wR2DEAC=4，WR2RD=0。SDRAM控制寄存器根據器件參數設定SDBSZ=1，SDRSZ=0，SDCSZ=1，依次表示尋址bank數為4，行地址為11位，列地址為8位。同時(shí)，設定3個(gè)關(guān)鍵時(shí)間參數Trcd=2，Trp=2，Trc=8。CPU在復位完成設置完上述參數后，就可通過(guò)向SDRAM控制寄存器INT位寫(xiě)1，開(kāi)始初始化外部SDRAM。
3．3 EDMA乒乓緩存與中斷配置
EDMA采用事件驅動(dòng)機制工作，每個(gè)McBSP接收完成事件REVT驅動(dòng)EDMA，完成一次McBSP DRR寄存器接收數據到外部擴展SDRAM的搬移。在
TMS320C6416中，McBSP0接收完成事件REVT對應EDMA通道13，需要先設置乒乓緩存模式的RAM參數，然后使能中斷和對應通道，才能進(jìn)入乒乓工作狀態(tài)等待觸發(fā)事件，并通過(guò)中斷與處理器同步數據。
EDMA通道的RAM參數包括：通道參數OPT、源地址SRC、幀計數CNT、目標地址DST、目標地址索引IDX，以及鏈接加載RLD的5個(gè)連續32位控制字。其中，OPT設定傳輸方式，SRC設定數據傳輸的源地址，CNT設定幀數和幀內傳輸單元數，DST設定傳輸的目的起始地址，IDX設定目的地址修正參數，RLD設定鏈接RAM參數相對0x01A0 000的起始地址偏移。