汽車(chē)信息娛樂(lè )應用中PLD管理圖像數據

　　可編程邏輯器件MachXO2具有特定功能的架構，支持7:1 LVDS接口。這些特性包括高性能的LVDS I/O緩沖器、雙數據速率(DDR)I/O寄存器，匹配邏輯和具有專(zhuān)用3.5時(shí)鐘分頻器的高精度鎖相環(huán)。這些特性和功能提供了一套完整的解決方案。MachXO2器件提供了多達21個(gè)數據通道。圖2顯示了接收器和發(fā)送器的四個(gè)數據通道。

　　圖2 在MachXO2中的接收器和發(fā)送器

　　在此圖中，MachXO2器件的接收模塊接收四個(gè)數據通道，以及通過(guò)LVDS I/O緩沖器的時(shí)鐘。這些緩沖器可以運行高達303兆赫(606 Mbps)，支持高分辨率，顯示刷新速率高達85 MHz的像素速率(SXGA)。 PLL是用3.5乘以時(shí)鐘。然后通過(guò)一個(gè)低偏移邊緣的時(shí)鐘網(wǎng)至DDR捕獲寄存器來(lái)分配較快的移相時(shí)鐘(ECLK)。LVDS的數據送入具有7:1匹配功能的DDR寄存器。這個(gè)匹配使得I/O數據與高速EDGE時(shí)鐘(ECLK)解多路復用，然后至較慢速度的FPGA時(shí)鐘頻率(SCLK)。

　　這個(gè)7:1 LVDS的解決方案包括自動(dòng)對齊PLL輸出時(shí)鐘到最佳位置，用于對輸入LVDS數據流采樣，為自動(dòng)對齊可編程邏輯器件的時(shí)鐘至輸入數據字添加邏輯。這些“軟”的邏輯與“硬”資源相呼應，提供完整的顯示接口解決方案。

　　MachXO2 PLD的發(fā)送模塊接收28位并行數據和快速的DDR時(shí)鐘(ECLK)。并行數據送入到具有7:1匹配功能的顯示I / O邏輯單元。匹配功能使得具有低速系統時(shí)鐘(SCLK)的輸入數據復用至更高速度的DDR輸出邊緣時(shí)鐘速率(ECLK)。

　　總結

　　用許多圖像源(幾個(gè)攝像機)來(lái)增加數字內容，后座顯示屏和導航系統正在進(jìn)入主流市場(chǎng)。

　　在圖像應用方面，由于成本和功耗的優(yōu)勢，預計7:1 LVS接口將依然流行，例如車(chē)載信息娛樂(lè )系統。

　　MachXO2器件可以部署在汽車(chē)輔助駕駛系統來(lái)管理來(lái)自攝像機的圖像的顯示和操作(縮放，旋轉等)。MachXO2器件可以從一臺攝像機到其他攝像機顯示圖像之間進(jìn)行動(dòng)態(tài)切換，或將兩者組合在一起。