基于嵌入式系統的樁基礎檢測儀的研制

1 引言
近年來(lái),以波動(dòng)應力理論為基礎的樁動(dòng)測技術(shù)已獲得廣泛應用。它的基本原理是樁頂受到樁錘沖擊后,根據樁頂實(shí)測力和加速度數據分析樁的完整性?；诖朔N方法的測樁儀設備輕便、靈活，運輸和現場(chǎng)安裝的工作量小，測量效率高，耗時(shí)短，不易發(fā)生安全事故。
本設計利用嵌入式系統技術(shù)開(kāi)發(fā)出具有實(shí)時(shí)采集數據、分析數據、本地給出處理報告功能的測樁儀。儀器具有自動(dòng)調節信號增益、數據采樣速度高、數據自動(dòng)存儲及整機自動(dòng)化程度高等特點(diǎn)。

2 系統問(wèn)題分析
2.1 現有測樁儀
測樁儀完成數據采集與處理的工作現場(chǎng)環(huán)境一般較為惡劣，彌漫著(zhù)各種干擾(來(lái)自系統內部和外部)，當被測信號很微弱時(shí)，有效數據就會(huì )被噪聲“淹沒(méi)”，導致數據采集與處理誤差很大，可靠性降低。
有些測樁儀配備的采集系統的頻響范圍過(guò)窄，樁多處斷裂時(shí)動(dòng)測曲線(xiàn)無(wú)法反映，超淺部的樁身缺陷會(huì )導致測試盲區。
現有的一些儀器大多采用基于軟件的程控放大方式，降低了數據采集系統的采樣速率，對于快速的小信號無(wú)法準確反映。
2.2 解決方法
針對干擾信號，本系統在數據采樣前的硬件上首先將信號接入模擬低通濾波器，濾除高頻噪聲；在數據處理前期使用軟件數字濾波器對引入的特定頻率噪聲進(jìn)行帶阻濾波。具體設計時(shí)，在A(yíng)/D采樣前增加模擬有源濾波器進(jìn)行預濾波以限制信號帶寬，去掉高于1/2抽樣頻率以上的高頻分量，防止頻譜混疊。
傳感器、采樣/保持器、模/數轉換器的參數指標對系統的頻響范圍有較大影響，選型時(shí)應從整體上權衡各部件的性能，尋求成本和速率的最佳值。
為了既提升測量精度又減小對測量速度的影響，系統采用全硬件的高速動(dòng)態(tài)放大方式。

3 系統結構與關(guān)鍵技術(shù)
首先進(jìn)行功能分析，規劃出系統的體系結構，列出各構件模塊，然后進(jìn)行底層的具體設計，最后完成系統的整合。測樁儀的結構示意圖如圖1所示。

測樁儀設備包含的功能模塊有數據采集、數據處理(含數字濾波、分析處理、圖形顯示及報表打印)、數據存儲，外部還需配備擊錘及傳感器。測樁儀的信號輸入接口有3個(gè)，分別為速度傳感器、有源和無(wú)源加速度傳感器，它們通過(guò)模擬多路選擇器選定一路有效信號進(jìn)入模擬低通濾波器。濾波后的信號通過(guò)采樣保持器后分為二路，一路進(jìn)入低精度的模/數轉換比較器，實(shí)時(shí)監測信號的幅值范圍并報告給控制單元，由其產(chǎn)生出相應的放大系數，對可編程放大器進(jìn)行設置。另一路首先通過(guò)可編程放大器進(jìn)行放大，然后進(jìn)入高精度模/數轉換比較器，最后由控制單元設定放大系數并與放大信號同步存儲。數據采集部分的結構框圖如圖2所示。

一個(gè)采樣周期后，控制單元向處理器ARM申請中斷，處理器讀取數據信息后完成數據的預處理分析和圖形顯示，通過(guò)USB接口向上位機傳輸數據，以獲得完整的數據分析和報表打印服務(wù)。數據處理和數據存儲部分的結構框圖如圖3所示。

采樣過(guò)程中，數據的放大倍數與測量結果的同步時(shí)序控制是硬件需要解決的關(guān)鍵問(wèn)題。數字濾波、數據分析計算和指數放大顯示是軟件需要解決的關(guān)鍵問(wèn)題。
3.1 硬件相關(guān)
整個(gè)系統的結構包括數據采集、數據處理和數據存儲，下面僅對部分關(guān)鍵技術(shù)進(jìn)行討論，隨后描述控制單元的實(shí)現。
3.1.1 動(dòng)態(tài)放大技術(shù)
由于反射波幅值變化范圍大，為了使小信號也有較高分辨率，采用硬件自動(dòng)實(shí)時(shí)選擇信號的放大倍數，增加系統的動(dòng)態(tài)范圍。在最大量程下，進(jìn)行一次低精度A/D轉換，控制單元CPLD(復雜可編程邏輯器件)讀取轉換值，編碼存儲進(jìn)16位SRAM(2個(gè)IS62C256級聯(lián))，并給放大器送出當前信號的增益系數。由于設計中采用二個(gè)可編程放大器AD526串接，增益為1、2、4、8、16、32、64、128、256九種，所以對于雙極性信號，低精度ADC必須采用10位以上的模/數轉換器才能滿(mǎn)足所有增益的放大。選用MAXl426型10位模/數轉換器作為低精度ADC，AD1674型12位模/數轉換器作為高精度ADC，以降低開(kāi)發(fā)成本。動(dòng)態(tài)放大的結構框圖如圖4所示。

利用CPLD的硬件可編程特性，將數據的采樣放大與模/數轉換時(shí)序設定為流水線(xiàn)方式，高精度ADC轉換數據時(shí)，浮點(diǎn)放大電路同步放大下一級信號。
后級12位ADC進(jìn)行模/數轉換時(shí)，前級的10位ADC又開(kāi)始了下一輪數據的轉換。在本設計中，12位高精度ADC轉換的時(shí)間長(cháng)于前級放大環(huán)節的時(shí)間，流水線(xiàn)的耗時(shí)主要在后一級上。
3.1.2 超前觸發(fā)技術(shù)
為了保證采樣波形的完整性，系統設計中利用CPLD與SRAM實(shí)現超前觸發(fā)，即在觸發(fā)前預存定長(cháng)的信號轉換數據。將觸發(fā)電平編碼以數字形式鎖存在CPLD內部，與經(jīng)過(guò)低精度ADC轉換的數字信號進(jìn)行比較。當滿(mǎn)足觸發(fā)條件后CPLD能記錄下SRAM內當前數據的地址，同時(shí)啟動(dòng)定時(shí)計數器，計數器滿(mǎn)后停止向SRAM內填充數據，一次采樣操作完成。
3.1.3 NandFlash的啟動(dòng)過(guò)程
處理器選用帶有豐富控制器ARM9內核的S3C2410。結合處理器上運行嵌入式操作系統的特點(diǎn)，選用64MB的Nand Flash K9F1208UOM存儲程序代碼和受掉電保護的數據，2個(gè)16位的HY57V561632級聯(lián)組成64 MB的SDRAM存儲運行程序代碼和數據。系統的多階段啟動(dòng)過(guò)程(Bootloader)如下所述：在第一階段，處理器首先進(jìn)行硬件設備初始化并加載第二階段的運行代碼至SDRAM，設置好堆棧后轉入第二階段的入口；第二階段首先初始化所要使用的硬件設備，然后檢測系統內存映射關(guān)系，把操作系統的內核映像和根文件系統從NandFlash加載數據到SDRAM的內存空間中，再為內核設置啟動(dòng)參數，最后調用系統內核，完成操作系統的啟動(dòng)過(guò)程。
3.2 相關(guān)軟件
3.2.1 嵌入式操作系統的移植
該系統平臺基于嵌入式Iinux操作系統設計，充分利用其強實(shí)時(shí)性和可移植性的特點(diǎn)。移植操作系統以適應于本硬件平臺需要編寫(xiě)二部分代碼：一是前文所述的啟動(dòng)代碼Bootloader；二是內核代碼與硬件密切相關(guān)的部分。內核代碼與硬件密切關(guān)聯(lián)的代碼大部分位于arch子目錄中，而附加設備的驅動(dòng)程序通常位于drivers子目錄內。
3.2.2 數字濾波方式
系統對速度傳感器與加速度傳感器的二種輸入信號采用不同的濾波過(guò)程以適應其各自的特點(diǎn)。對于速度傳感器的安裝諧振場(chǎng)振蕩器而言，恰當的數字濾波可以與之互補，從而拓展傳感器的使用頻率范圍。因此這種信號的數字濾波方式是在頻域分析的基礎上，以恰好濾去安裝諧振場(chǎng)振蕩器為原則?？赏ㄟ^(guò)比較濾波前后幅值譜曲線(xiàn)的方式來(lái)驗證濾波是否恰當，選擇安裝諧振峰左側第一谷處頻率作為低通截止頻率；用于加速度傳感器的數字濾波，其使用原則與速度傳感器一樣，但它的濾波過(guò)程是在積分之后進(jìn)行。
3.2.3 顯示處理與分析和測試程序
系統首先提供測試結果的原始曲線(xiàn)，用來(lái)反映現場(chǎng)測試時(shí)的原始記錄狀態(tài)。但是原始曲線(xiàn)未經(jīng)任何處理，常常不能清晰地反映樁身完整性特征。因此，為了準確地分析測量結果，單一的原始曲線(xiàn)是不夠的，還需要經(jīng)過(guò)具有物理意義的處理手段進(jìn)行處理。這些處理手段包括旋轉、指數放大和平滑等。
另一點(diǎn)值得一提的是，為了提高時(shí)域分析結果的準確性與可靠性，以及分析所用處理手段的合理程度，提交曲線(xiàn)可以引入頻域曲線(xiàn)與頻域分析結果。對速度傳感器而言，它為原始的幅值譜，對加速度傳感器而言，它應是積分譜。

4 結束語(yǔ)
本文提出的設計方案具有低成本和寬頻響的特點(diǎn)。由于實(shí)驗條件限制，數據采集的速度瓶頸是2個(gè)模/數轉換器的轉換速率，如果選用高速率的模/數轉換器，并將高精度模/數轉換器選為16位，系統的性能將得到大幅度提高。