通用線(xiàn)陣CCD采集系統設計
圖3中,FS是幀同步,在FIFO中重置暫存指針,DataIN是暫存數據采集完畢信號,DataRdy是判斷USB是否空閑信號,ADclk是FIFO的寫(xiě)信號,16BitIN是FIFO的讀16位入口,讀取A/D信號,這里兼容16位,本設計只用12位,其他4位空閑。8BitOUT是FIFO的8位輸出口,RD是FIFO的讀出時(shí)鐘信號。在FIFO中讀入的16位信號分高低位分別存儲在2個(gè)8 bit存儲器中,在輸出時(shí),按先高后低的順序輸出,從而完成16In8Out的轉換,部分實(shí)現代碼如下:


在信號FS的控制下,FIFO不斷地對整幀信號進(jìn)行刷新,當USB傳輸信號到來(lái)時(shí),刷新當前幀完畢后,開(kāi)始USB快速讀入操作。
2.2.4 USB部分
USB采用Cypress公司的AD2131Q,其核提供一種快速傳輸模式.改進(jìn)8051的外部邏輯與同步/塊端點(diǎn)緩沖器之間的傳輸速度。將FASTXFR寄存器設置為01010000B,讀寫(xiě)選通時(shí)序模式為10,提供更寬的脈沖寬度,便于讀取FPGA的異步FIFO信號。FIFO存儲滿(mǎn)1幀數據,由USB器件使用快速塊傳輸上傳到計算機,約6 ms完成。表1為塊傳輸傳一個(gè)像元數據所用匯編程序對比。

評論