通用線(xiàn)陣CCD采集系統設計
2.2 通用驅動(dòng)采集板
通用驅動(dòng)采集板由A/D轉換、FPGA(通用CCD驅動(dòng)器模塊和16In8Out異步FIFO模塊)、USB 3部分組成。A/D轉換部分完成系統的A/D轉換;FPGA部分完成系統的CCD驅動(dòng)、數據采集、CDS實(shí)現;USB部分完成數據的傳輸。
2.2.1 A/D轉換部分
系統需采集多種CCD并實(shí)現CDS,而且系統主要由USB供電,這就要求A/D轉換速度快,供電電壓低,最好參考電壓內置。AD9235-40屬于12位、40 MS/s模數轉換器系列,采用3 V單電源供電,該系列均內置一個(gè)高性能采樣保持放大器(SHA)和基準電壓源。AD923540采用多級差分流水線(xiàn)架構,內置輸出糾錯邏輯,在40 MSP/S數據速率時(shí)可提供12位精度,并保證在整個(gè)工作溫度范圍內無(wú)失碼。
FPGA中采集信號發(fā)生器提供A/D采集時(shí)鐘,同時(shí)也控制FIFO和CCD驅動(dòng)器。A/D采樣速率不再受數據傳輸和采集制約,采樣速率完全和CCD速度匹配。并可實(shí)現1幀內1個(gè)像元的雙采樣,從而實(shí)現CDS。
2.2.2 FPGA部分的通用CCD驅動(dòng)器模塊
由于不同生產(chǎn)商的CCD器件的驅動(dòng)時(shí)序往往差別很大,因此需針對每種CCD器件編制其CCD驅動(dòng)器模塊。驅動(dòng)時(shí)鐘和采集脈沖由分頻器和采集信號發(fā)生器提供,如圖2所示。

CCD驅動(dòng)器輸入信號由兩路驅動(dòng)時(shí)鐘和積分時(shí)間控制信號INT組成;輸出信號由幀同步信號FS和CCD Driver信號組成。不同的CCD驅動(dòng)器模塊僅CCD Driver信號有所不同,其他接口一樣。在改變CCD時(shí)只需替換CCD驅動(dòng)器模塊即可。
2.2. 3 FPGA部分的16In8Out異步FIFO
FIFO用于暫存A/D轉換的信號。待存滿(mǎn)1幀并且USB塊傳輸空閑后,將FIFO中的1幀數據通過(guò)快速塊傳輸上傳至計算機。1幀的像元個(gè)數由CCD驅動(dòng)模塊提供的FS信號決定。FIFO內的存儲空間為192 Kb。滿(mǎn)足線(xiàn)陣CCD和小型面陣CCD的數據存儲需求。圖3為16In8Out異步FIFO的內部原理圖。

評論