基于USB2_0和DDR2的數據采集系統設計與FPGA實(shí)現

摘要： 采用DDR2 SDRAM作為被采集數據的緩存技術(shù)， 給出了USB2.0與DDR2相結合的實(shí)時(shí)、高速數據采集系統的解決方案， 同時(shí)提出了對數據采集系統的改進(jìn)思路以及在Xilinx的Virtex5 LX30 FPGA上的實(shí)現方法。

0 引言

隨著(zhù)計算機、微電子和嵌入式系統技術(shù)的發(fā)展， 數據采集技術(shù)已經(jīng)在生物醫學(xué)、圖像處理、雷達系統等眾多領(lǐng)域得到廣泛應用。本文設計的高速數據采集系統是應用于芯片現場(chǎng)測試的實(shí)時(shí)數據采集系統， 由于被測試芯片為250 MHz 8 bit的高速AD輸出， 因此， 該數據采集系統的數據采集率是2 Gbps。為了達到實(shí)時(shí)、高速、海量的數據采集， 該系統利用DDR2 SDRAM的高速數據傳輸能力和海量存儲能力做為采集數據的緩存，然后通過(guò)具有即插即用、易擴展、傳輸速率較高等特點(diǎn)的USB2.0接口來(lái)將DDR2 SDRAM中的數據傳輸到計算機中進(jìn)行存儲和分析。

1 數據采集系統架構

該數據采集系統的總體架構由硬件部分、固件部分和計算機上的USB驅動(dòng)及應用程序等幾大部分組成， 本文完成了硬件和固件部分的設計。

該系統的硬件部分主要由USB2.0、DDR2SDRAM、MCU以及IF等核心模塊組成， 圖1所示是其系統架構圖。

系統總體架構圖

圖1 系統總體架構圖

USB2.0由控制器和物理傳輸層組成， 其中控制器是在FPGA上實(shí)現的Faraday公司的IP核， 物理層可選用SMSC公司的GT3200芯片， 控制器與物理層芯片之間可通過(guò)標準的UTMI接口相連。

DDR2 SDRAM控制器是基于Xilinx公司提供的IP核， 工作頻率是125~266 MHz， 與SDRAM之間的接口是64 bit SODIMM筆記本內存條接口。作為數據存儲的SDRAM 是Samsung 公司的M470T5663QZ3-CE6 2GB 內存條。系統的控制核心MCU采用Mentor Graphics公司的增強型8051 IP核M8051EW， 該8051核采用兩個(gè)時(shí)鐘周期為一個(gè)機器周期的高性能架構， 同時(shí)支持MWAIT信號來(lái)控制程序總線(xiàn)， 從而能夠支持慢速的外部程序和數據存儲器。IF模塊是該系統設計的關(guān)鍵， 它相當于DMA的功能， 主要負責USB與DDR2、外部數據接口與DDR2之間的數據傳輸。

2 數據采集系統設計

本文中的數據采集系統采用USB2.0和DDR2SDRAM相結合的設計思路， 從而打破了傳統數據采集系統在實(shí)時(shí)數據采集中大容量和高速率不可兼得的瓶頸。在圖1所示的系統架構的四個(gè)部分中， 由于USB2.0和DDR2控制器都是IP核， 因此， 該系統設計的關(guān)鍵在于MCU和IF模塊。

2.1 MCU的設計

MCU是數據采集系統的控制核心， 主要用于對USB2.0控制器進(jìn)行配置、查詢(xún)和處理USB事務(wù)， 以及解析USB設備請求， 同時(shí)， 還需配置IF模塊， 處理與IF模塊之間的控制信號等， 因此，MCU的設計包括數據接口及控制信號的設計以及固件設計兩個(gè)部分。

MCU數據總線(xiàn)接口包括與USB2.0控制器和與IF模塊的接口， 這里的USB2.0控制器和IF模塊相當于外部設備掛在MCU的外部存儲器總線(xiàn)和ESFR(外部特殊功能寄存器) 總線(xiàn)上?？刂菩盘栔饕糜谟嬎銠C上的控制臺控制IF模塊數據傳輸的開(kāi)始與結束， 通常包含在USB的設備請求中。

整個(gè)固件的開(kāi)發(fā)可在Keil C下完成， 并可通過(guò)JTAG進(jìn)行調試。開(kāi)發(fā)一般包括三部分： 一是協(xié)助USB控制器完成總線(xiàn)列舉過(guò)程， 讓計算機識別USB設備； 二是通過(guò)解析自定義USB設備請求，來(lái)對采集模式、深度等進(jìn)行配置， 從而控制采集的開(kāi)始與結束； 三是查詢(xún)和處理IN、OUT事務(wù)中斷， 并控制USB數據傳輸。