瞬變光輻射采集系統設計
加入技術(shù)交流群
2．2 采樣存儲電路
由于目標信號動(dòng)態(tài)范圍很大(約為80 dB)，因此需要選擇寬動(dòng)態(tài)范圍的ADC來(lái)實(shí)現對信號的采集。采用14 b ADC采樣幅度變化達4個(gè)數量級的動(dòng)態(tài)范圍的信號，能滿(mǎn)足系統所要求的高探測靈敏度要求。但是由于A(yíng)／D轉換器件都存在精度誤差，用高精度的A／D轉換元器件當作低精度的A／D轉換元器件使用可以減小精度誤差。本設計采用ADI公司的16 bAD976A。AD976A低功耗16 b逐次逼近式A／D轉換器，轉換速度為200 KSPS，可選用內部或是外部的2．5 V參考電源。AD976允許16 b一次并行輸出，又可以以?xún)蓚€(gè)8 b的形式輸出。設計中為節省管腳采用雙8 b輸出。
為了保證在不同時(shí)鐘域間準確地傳輸數據，數據緩存采用異步FIFO。異步FIFO具有高速、可靠性好等特點(diǎn)，能夠避免不同時(shí)鐘間由于相位差異造成數據的誤采樣。設計中采用的IDT7204是IDT72XX系列中的4 096×9 b的CMOS雙口存儲緩存芯片。內部讀、寫(xiě)指針在先進(jìn)先出的基礎上進(jìn)行讀寫(xiě)，其寫(xiě)時(shí)鐘W和讀時(shí)鐘R由外部提供；滿(mǎn)標志()和空標志()控制數據的溢出和空讀，仿真存儲器滿(mǎn)時(shí)寫(xiě)入數據，能方便地進(jìn)行任意字深和字長(cháng)的擴展。
3 FPGA控制邏輯設計
數據采集系統以FPGA為核心完成自適應閾值設定，工作模式切換、變頻采樣存儲以及按照接口協(xié)議下傳數據。數據采樣和存儲控制流程如圖3所示。本文引用地址：http://dyxdggzs.com/article/194600.htm
3．1 自適應閾值設定
自適應閾值的設定是根據當前背景噪聲的大小進(jìn)行現有閾值進(jìn)行更新。系統默認的工作狀態(tài)是背景檢測模式，當采集到系統所要求的數據個(gè)數后，將這些數據求其有效值后乘以一個(gè)加權系數(一般情況下是5～10)作為當前的閾值。系統每隔一段時(shí)間給FPGA重新賦閾值。當所采集的數據的幅值連續超過(guò)當前閾值設定的次數時(shí)，此時(shí)系統判定當前的背景信號發(fā)生，FPGA控制切換相關(guān)的電路，啟動(dòng)相關(guān)的電路工作。這樣做的目的是防止高能粒子撞擊光學(xué)鏡頭或是光罩，瞬間產(chǎn)生超過(guò)當前閾值的能量造成誤觸發(fā)。
評論