SYNPLICITY 推出 TOTALRECALL

SYNPLICITY 推出 TOTALRECALL，將 ASIC 驗證方法學(xué)進(jìn)行革命性創(chuàng )新
新技術(shù)實(shí)現了高速驗證，全面了解問(wèn)題所在
業(yè)界領(lǐng)先的半導體設計與驗證軟件供應商 Synplicity 公司（納斯達克上市代號：SYNP）日前發(fā)布了其 TotalRecall™完全可視化技術(shù)的詳細說(shuō)明。Synplicity 相信這項新技術(shù)使設計人員能夠迅速找出問(wèn)題所在并確保排除故障，從而大幅提高 FPGA 原型設計在 ASIC 驗證工具中的使用率。TotalRecall 技術(shù)使調試過(guò)程中的可視化程度達到甚至超過(guò)模擬器，且其運行速度是模擬器的 10 倍乃至 100 倍。此外，該創(chuàng )新型技術(shù)還能捕獲故障發(fā)生前和之后的全部信號信息。

TotalRecall 技術(shù)能捕獲整個(gè)設計（模塊或完整芯片）過(guò)程中的所有信號，其中包括存儲器狀態(tài)、故障發(fā)生點(diǎn)之前用戶(hù)定義的周期數等。整個(gè)設計狀態(tài)以及自動(dòng)生成的測試工作臺隨后可導出至 HDL 模擬器，根據需要多次重放，直到找出問(wèn)題并確保故障排除為止。TotalRecall 專(zhuān)利技術(shù)的獨特性在于，我們能用與第一處故障的信號完全相同的信號值在模擬環(huán)境中檢測故障是否成功排除。

TotalRecall 技術(shù)通過(guò)在硬件中集成斷言功能還可支持強大的硬件驗證技術(shù)。許多 IC 設計人員在設計流程中使用斷言功能，但由于模擬速度較慢，難以充分發(fā)揮驗證功能。在 FPGA 硬件中合成斷言功能后，由于斷言檢測的速度提高，我們可以全面采用斷言功能，從而有助于驗證工作。舉例來(lái)說(shuō)，如果我們在手機引導程序(boot up sequence)中只采用軟件模擬器的話(huà)，那么完成引導程序時(shí)間會(huì )超過(guò) 30 天。但如果采用運行速度達 20 MHz 的 FPGA 原型設計，那么相同的引導程序所需時(shí)間僅為 3 秒鐘，從而能全面發(fā)揮斷言功能，以便快速檢測故障并確保故障被有效而迅速排除[1]。我們將 FPGA 原型設計、斷言合成以及 TotalRecall 技術(shù)完美結合在一起，不僅能夠快速檢測故障，而且還能避免采用其他方法進(jìn)行驗證時(shí)可能發(fā)生的故障漏檢或無(wú)法檢測到的情況。

Synplicity 的總裁兼首席執行官 (CEO) Gary Meyers 指出：“就提高調試可視性和工作效率而言，TotalRecall 技術(shù)邁出了激動(dòng)人心的一步。TotalRecall 技術(shù)結合了 FPGA 原型設計現有的高性能與低成本優(yōu)勢，將使原型設計方法成為 ASIC 驗證的首選方法?！?

與其他解決方案不同，TotalRecall 技術(shù)還可用來(lái)查找實(shí)時(shí)運行硬件條件下的非確定性故障。對這類(lèi)故障以及其他少見(jiàn)故障來(lái)說(shuō)，我們幾乎不可能確定通過(guò)修改 RTL 代碼就能真正地排除故障。在此情況下，我們將 TotalRecall 技術(shù)與 FPGA 原型設計的高速度相結合，就能在故障發(fā)生前后實(shí)現全面的設計可視性，并為用戶(hù)提供故障是否排除所需的完整環(huán)境，這一功能是非常獨特的。

Synplicity 看好 TotalRecall 技術(shù)的前景，認為它能與項目以外的合作伙伴的技術(shù)實(shí)現完美集成，特別適于配合原型設計項目合作伙伴的技術(shù)。Synplicity 將開(kāi)發(fā)參考設計流程，并與各大模擬環(huán)境進(jìn)行集成。我們將在 2007 年年中提供采用 TotalRecall 技術(shù)的產(chǎn)品的更多詳情。