FPU加法器的設計與實(shí)現
加入技術(shù)交流群
②主控時(shí)序進(jìn)程
本部分主要以同步時(shí)序的方式工作，負責在時(shí)鐘驅動(dòng)下?tīng)顟B(tài)的轉換進(jìn)程。一般情況下，主控時(shí)序進(jìn)程是不負責下一個(gè)具體狀態(tài)的取值，只是簡(jiǎn)單機械地將代表次態(tài)ct_status信號中的內容送人現態(tài)信號xt_status。而ct_status信號的內容完全由其他進(jìn)程根據實(shí)際情況來(lái)決定。當然此進(jìn)程可以防止一些同步或異步的清零或者置位控制信號。在本部分中包含了敏感信號進(jìn)程。
此進(jìn)程的狀態(tài)如下：
I Rst1：所有的信號進(jìn)行初始化，準備跳至下一個(gè)狀態(tài)。
ⅡRst2：?jiǎn)?dòng)subcell和exchange模塊，跳至下一狀態(tài)。
ⅢRst3：如果num_z=‘1’，也就是其中有一個(gè)操作數是零，就跳至狀態(tài)Rst5，停止subcell和exchange兩個(gè)模塊。假如都不為零，則end_sub=‘1’和end_exchange=‘1’，開(kāi)啟move模塊，轉至Rst4狀態(tài)。
ⅣRst4：停止move模塊，開(kāi)啟M_ADD模塊。
V Rst5：若有操作數為0，就直接開(kāi)啟standar模塊，若無(wú)0，就等待M_ADD模塊結束以后，再開(kāi)啟。開(kāi)啟后，M_ADD模塊不可用。
ⅥRst6：standar模塊運行結束以后，當clk_m=‘1’，關(guān)閉模塊。當clk_m=‘0’，跳至Rst1。
ⅦRst7：這個(gè)狀態(tài)稱(chēng)為不能夠使用狀態(tài)。
③主控組合進(jìn)程
本部分的功能主要有兩個(gè)方面，一方面是根據外部輸入的控制信號和當前狀態(tài)的狀態(tài)值決定下一個(gè)狀態(tài)的去向；另外一個(gè)方面是確定內外控制信號的內容。
④輔助進(jìn)程
本模塊的主要輔助進(jìn)程為process(a_small，sign_x，sign_v，add_sub)，這個(gè)進(jìn)程的主要作用是能夠對運算所產(chǎn)生結果的符號進(jìn)行確定。
浮點(diǎn)加法運算模塊的功能仿真如圖3所示。本文引用地址：http://dyxdggzs.com/article/193319.htm
3 結束語(yǔ)
現代信號處理技術(shù)通常都需要進(jìn)行大量高速浮點(diǎn)運算。由于浮點(diǎn)數系統操作比較復雜，需要專(zhuān)用硬件來(lái)完成相關(guān)的操作，在浮點(diǎn)運算中的浮點(diǎn)加法運算幾乎占到全部運算操作的一半以上，因此，浮點(diǎn)加法器是現代信號處理系統中最重要的部件之一，它的設計與改進(jìn)具有重要意義。
評論