EEPW首頁(yè) >>
主題列表 >>
加法器
加法器 文章 進(jìn)入加法器技術(shù)社區
加法器是什么?加法器電路原理

- 加法器 : 加法器是為了實(shí)現加法的。 即是產(chǎn)生數的和的裝置。加數和被加數為輸入,和數與進(jìn)位為輸出的裝置為半加器。若加數、被加數與低位的進(jìn)位數為輸入,而和數與進(jìn)位為輸出則為全加器。常用作計算機算術(shù)邏輯部件,執行邏輯操作、移位與指令調用。 對于1位的二進(jìn)制加法,相關(guān)的有五個(gè)的量:1,被加數A,2,被加數B,3,前一位的進(jìn)位CIN,4,此位二數相加的和S,5,此位二數相加產(chǎn)生的進(jìn)位COUT。前三個(gè)量為輸入量,后兩個(gè)量為輸出量,五個(gè)量均為1位。 對于32位的二進(jìn)制加法,相關(guān)的也有五個(gè)量
- 關(guān)鍵字: 加法器
用四位全加器構成二一十進(jìn)制加法器
- 用四位全加器構成二一十進(jìn)制加法器
- 關(guān)鍵字: 四位全加器 二一十進(jìn)制 加法器
高效設計運算放大器加法器電路

- 隨著(zhù)FPGA的功能日益強大和完善,FPGA在項目中的應用也越來(lái)越廣泛,其技術(shù)關(guān)鍵在于控制日益廣泛而豐富的外圍器件。本文以Flash存儲器件為FPGA的外圍,敘述了FPGA中SPI總線(xiàn)接口的Flash驅動(dòng)模塊的設計,其接口基本符合Avalon總線(xiàn)的規范要求,并且通過(guò)實(shí)際的讀寫(xiě)操作驗證。傳統反相運算放大器的加法器配置利用反相輸入端的低阻抗節點(diǎn)(虛擬地)的特性而實(shí)現。加法電路非常直觀(guān)且易于分析和使用,不過(guò)它確實(shí)存在某些限制。面對常規或復雜電路功能時(shí),運算放大器非常好用,可提供很多實(shí)用且
- 關(guān)鍵字: DAI 加法器 放大器 電路
高速流水線(xiàn)浮點(diǎn)加法器的FPGA實(shí)現
- 本工程設計完全符合IP核設計的規范流程,而且完成了Verilog HDL建模、功能仿真、綜合、時(shí)序仿真等IP核設計的整個(gè)過(guò)程,電路功能正確。實(shí)際上,本系統在布局布線(xiàn)后,其系統的最高時(shí)鐘頻率可達80MHz。雖然使用浮點(diǎn)數會(huì )導致舍入誤差,但這種誤差很小,可以忽略。實(shí)踐證明,本工程利用流水線(xiàn)結構,方便地實(shí)現了高速、連續、大數據量浮點(diǎn)數的加法運算,而且設計結構合理,性能優(yōu)異,可以應用在高速信號處理系統中。
- 關(guān)鍵字: FPGA 流水線(xiàn) 浮點(diǎn) 加法器
高速數字串行加法器及其應用
- 高速數字串行加法器及其應用 深圳南山區科技園中興通訊IC開(kāi)發(fā)一部(518057) 鐘信潮上海盛立亞光網(wǎng)絡(luò )系統有限公司 薛小剛深圳南山區科技園中興通訊3G開(kāi)發(fā)(518057) 王 誠 摘 要:與傳統加法器相比,數字串行加法器具有工作頻率高、占用資源少、設計靈活等優(yōu)點(diǎn)。介紹了數字串行加法器的原理,說(shuō)明了該加法器在FPGA上的實(shí)現要點(diǎn)及其在匹配濾波器設計中的應用。 關(guān)鍵詞:加法器 位并行 數字串行 FPGA 匹配濾波器 與傳統DSP相比,定制DSP具有速度更高、設計靈活、易于更改
- 關(guān)鍵字: FPGA 加法器 匹配濾波器 數字串行 位并行
共13條 1/1 1 |
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
