變壓器局部放電檢測系統
加入技術(shù)交流群
2 系統內部結構
數據采集采用了傳統的數據采集方法，通過(guò)特高頻傳感器和工頻傳感器采集來(lái)的信號，經(jīng)過(guò)信號調理電路，對信號進(jìn)行濾波和放大，使信號轉變到A／D轉換器的可以接受的輸入范圍之內，然后通過(guò)AD9224轉換器把模擬信號轉換為數字信號，送往FPGA(EP2C5Q208C8)處理模塊進(jìn)行數據的存儲和轉發(fā)，在這部分模塊中，FPGA一方面需要把采集來(lái)的信號存儲到SDRAM中，由于信號的采集頻率為20 MHz，并且需要連續采集2s，所以采用512 MB的存儲器IS42S86400B SDRAM；另一方面，FPGA需要接受DSP發(fā)來(lái)的指令，把SDRAM中的數據轉發(fā)到DSP中進(jìn)行處理。在DSP控制的模塊中，DSP(TMS320VC5402)一方面要實(shí)現嵌入式的TCP／IP協(xié)議，連接到以太網(wǎng)上進(jìn)行數據的傳輸，另一方面要對大容量的數據進(jìn)行壓縮，從而實(shí)現數據在以太網(wǎng)上的可靠快速傳輸。內部結構如圖2所示。本文引用地址：http://dyxdggzs.com/article/193041.htm
3 客戶(hù)端軟件部分的設計
客戶(hù)端基于VC++6．0編譯環(huán)境進(jìn)行開(kāi)發(fā)，此軟件系統兼容C／S和B／S架構，采用大型數據庫管理技術(shù)，實(shí)時(shí)對局部放電信號進(jìn)行采集、壓縮、處理、存儲和顯示。系統主要包括局放數據采集部分，數據壓縮傳輸部分，數據處理分析部分，圖形和表格顯示部分，數據庫管理部分。
評論