基于DDS頻率源的設計與實(shí)現
加入技術(shù)交流群
3．3 編程控制
設計采用FPGA作為AD9912頻率輸出的控制器。AD9912正常工作DDS上電啟動(dòng)后，FPGA通過(guò)SDO CSB SCLK按照SPI時(shí)序向AD9912寫(xiě)入頻率調節字(FTW)。在寫(xiě)完頻率調節字后，將I／O_Update置位，則AD9912將映射寄存器內的頻率調節字更新到寄存器，在輸出口測得的頻率隨即改變。頻率更新時(shí)間取決于SPI時(shí)序對于寄存器的寫(xiě)入速度，而DDS核的轉換時(shí)間幾乎可忽略不計。因此AD9912可作為高速跳頻的頻率源。
4 測試結果
設計中采用的參考時(shí)鐘頻率fc=1 000 MHz要求輸出頻率fout=170 MHz，則其頻率調節字
通過(guò)式(5)可計算得到任何的頻率調節字，將其轉換為16進(jìn)制的數據格式后，通過(guò)FPGA嚴格按照SPI時(shí)序要求寫(xiě)入AD9912的寄存器。輸出結果如圖4所示，從圖中可看出，AD9912的輸出頻率的相位噪聲達到了99．56 dBc／Hz@1kHz，且輸出頻率準確度高雜散小，通過(guò)快速的配置寄存器就可完成快速的頻率捷變，可作為跳頻頻率源，并能夠滿(mǎn)足設計要求。本文引用地址：http://dyxdggzs.com/article/192804.htm
5 結束語(yǔ)
根據射頻短波通信系統中的頻率源需求，介紹了整個(gè)頻率源的實(shí)現方法，完成了使用FPGA+DDS實(shí)現射頻短波頻率源。采用ADI公司高端芯片AD9912，時(shí)鐘輸入使用AD9912內部通過(guò)鎖相環(huán)(PLL)產(chǎn)生的低雜散高性能時(shí)鐘信號，且增加外部橢圓低通濾波網(wǎng)絡(luò )，從而有效提高了輸出信號的質(zhì)量。通過(guò)對輸出信號的測試，證明了該方案輸出在170～228 MHz的頻帶范圍內具有相位噪聲小、頻率值精準及頻率分辨率高等優(yōu)點(diǎn)，可滿(mǎn)足短波射頻通信對頻率源的要求?？傊?，該頻率源設計具有外圍電路簡(jiǎn)單、操作控制簡(jiǎn)便、可實(shí)現快速跳頻輸出以及信號頻譜質(zhì)量高等特點(diǎn)，適宜作為短波通信的頻率源。
評論