基于GPS的恒溫晶振頻率校準系統的設計與實(shí)現

2．1 數字鎖相環(huán)
恒溫晶振的頻率調整功能是靠數字鎖相環(huán)(DPLL)實(shí)現的，同模擬鎖相環(huán)類(lèi)似，它屬于閉環(huán)的控制系統，由鑒相器(PD)、環(huán)路濾波器(LPF)、D／A轉換器、壓控恒溫晶振(OCXO)組成。系統啟動(dòng)后，在FPGA內部，數字鑒相器模塊首先以GPS接收機輸出的10 kHz時(shí)鐘信號作為基準源，對恒溫晶振整形并經(jīng)過(guò)分頻后的10 kHz信號進(jìn)行快速鑒相，用恒溫晶振倍頻后的300 MHz時(shí)鐘對相位差進(jìn)行量化，得到具體的超前或滯后數據，進(jìn)而傳遞給環(huán)路濾波器模塊，設置抖動(dòng)門(mén)限參數，若相位超前或滯后量達到門(mén)限值，則迅速通過(guò)D／A轉換器，對晶振的壓控端電壓進(jìn)行相應調節。此方法可令晶振頻率快速接近10 MHz，但是恒溫晶振頻率的改變需有一定的響應時(shí)間，快速調整壓控端的電壓會(huì )產(chǎn)生過(guò)調現象，頻率穩定度不佳。

為進(jìn)一步提高晶振頻率的精度與穩定性，結合恒溫晶振短期穩定度高的特點(diǎn)，在數字鑒相器模塊中，以GPS的1PPS信號為基準，測量1PPS與恒溫晶振分頻出的1Hz信號的相位差。依據GPS沒(méi)有累積誤差的優(yōu)點(diǎn)，在環(huán)路濾波器模塊中采用滑動(dòng)平均濾波法來(lái)降低GPS秒脈沖對測量帶來(lái)的干擾，設計FIFO存儲器來(lái)配合計算出最近200 s的平均相位差，通過(guò)不斷對比短時(shí)的相位差及長(cháng)時(shí)的平均相位差，分析相位差的長(cháng)期與短期變化動(dòng)態(tài)，實(shí)時(shí)調節恒溫晶振的控制電壓，保證晶振輸出穩定且準確的10 MHz時(shí)鐘信號。晶振頻率調整的過(guò)程如圖3所示，此方法簡(jiǎn)單實(shí)用，可有效抑制1PPS抖動(dòng)對晶振造成的影響。
2．2 電路設計
D／A芯片選用TI公司TLV5616，它是低功耗單片12位串行數模轉換器，分辨率為4096，該芯片采用三線(xiàn)制(SCLK、SYNC、DIN)串行接口，SCLK方波信號為下降沿時(shí)，TLV5616讀取DIN的電平信號，轉化成相應的電壓送往恒溫晶振，用于晶振的微調，晶振頻率調整硬件電路如圖4所示。

2．3 授時(shí)功能
在許多現實(shí)的應用中需要毫秒、微秒、納秒等這些更小的時(shí)間單位量，但是GPS接收機一般只能提供最小時(shí)間單位為秒的UTC時(shí)間，本系統在GPS基礎上設計了授時(shí)功能。

授時(shí)工作流程如圖5所示，系統在FPGA中設計串口數據模塊來(lái)接收GPs的SD01管腳發(fā)出的GPRMC格式數據，并將其存放在FPGA內部的雙口RAM中，通過(guò)串口數據模塊及數字鑒相器模塊可以判斷GPS接收機是否正常工作。若識別出準確的UTC時(shí)間和1PPS信號后，授時(shí)模塊迅速從RAM中提取最新時(shí)間數據進(jìn)行處理，得到初始時(shí)間值，當下一個(gè)1PPS上升沿到來(lái)后，系統在初值的基礎上開(kāi)始完全依靠高穩恒溫晶振自行走時(shí)，并每隔5秒與準確的1PPS信號進(jìn)行校對，如果發(fā)現本系統的時(shí)間與1PPS不同步，那么系統時(shí)間將會(huì )短暫停滯或快速跳進(jìn)，達到與1PPS同步，保證時(shí)間信息輸出的連續性與準確性；若GPS接收機非正常輸出1PPS信號，則不進(jìn)行校對，直到1PPS正常后再恢復校對功能。