基于PSoC的V/F轉換器實(shí)現

圖中包括一個(gè)積分器和一個(gè)施密特觸發(fā)器。積分器可由帶模擬模塊的SC模塊建立，施密特觸發(fā)器可由帶內部電阻的CT模塊建立。積分器的輸出電壓由前一個(gè)采樣的輸出電壓和施密特觸發(fā)器的狀態(tài)決定。在SC模塊中將Sign位置為1，可使積分器的增益為負。施密特觸發(fā)器的輸出狀態(tài)隨著(zhù)積分器的輸出極性的變化而變化。當施密特觸發(fā)器的輸出為負時(shí)，每個(gè)采樣時(shí)鐘會(huì )使積分器的輸出 ,A和電容(F)的比值決定(公式1)。

(2)

3 軟件實(shí)現

3.1 模塊設置

采用PSoC Desinger作為PSoC的集成開(kāi)發(fā)環(huán)境(IDE)。轉換器被放置在PSoC Desinger的Column-O 中，可編程比較器用來(lái)生成施密特觸發(fā)器，反饋電阻與放大器的同相端連接，反相端直接和積分器的輸出相連。因為積分器使用的是自動(dòng)歸零的模式，在每個(gè)時(shí)鐘里SC的輸出在需要的輸出值和AGND間變化。由于施密特觸發(fā)器的遲滯現象，因此就使積分器對轉換器沒(méi)有影響。

積分器放置在A(yíng)SC10中，可配置的SC模塊用來(lái)生成積分器，Comparator Bus作為輸入源，FCap被置為32, ACap被置為1，這樣就可以在每個(gè)給定輸入電壓里得到最大可能的積分過(guò)程。為了處理來(lái)自PSoC的Vss接地輸入信號，PSoC Desinger中的ARefMux被置為REFLO,RefMux被置為Vdd/2 Vdd/2。如果要使用以AGND為參考的輸入信號，就得把ARefMux參數置為AGND，同時(shí)設置好輸入和輸出管腳。

3.2 程序結構