SAW傳感器后端信號處理電路的設計

在設計中，通過(guò)兩位量程選擇開(kāi)關(guān)的控制，對時(shí)鐘信號進(jìn)行分頻，可以得到1 s，100 ms，10 ms和1 ms四個(gè)不同的閘門(mén)開(kāi)通時(shí)間。同時(shí)，計數部分采用六位十進(jìn)制計數，于是可以得到0．1～100 MHz四個(gè)頻率檢測量程。
2．3 仿真及其測試
利用VHDL語(yǔ)言對電路的各個(gè)子模塊編寫(xiě)相應的代碼，并用EDA軟件QuartusⅡ對源程序進(jìn)行了編譯、優(yōu)化、邏輯綜合，自動(dòng)地將VHDL語(yǔ)言轉換成門(mén)級電路，進(jìn)而完成了對電路的分析、驗證、自動(dòng)布局布線(xiàn)、時(shí)序仿真、管腳鎖定等各種工作。最終所設計的頂層電路如圖4所示。該電路結構中，clk為系統的時(shí)鐘信號；Fx為輸入的檢測信號；s1，s2為整個(gè)電路的量程選擇控制輸入端。通過(guò)s1， s2可以控制頻率檢測電路檢測范圍。

最后，采用了Altera DE2開(kāi)發(fā)板，將設計的電路下載到硬件電路中，從而完成了對整個(gè)頻率檢測電路的設計工作，并利用函數發(fā)生器對電路進(jìn)行了驗證。在2 MHz左右的測試結果如表1所示。

3 結 語(yǔ)
本文設計了一種SAW傳感器中的信號處理電路，對該電路中的頻率檢測部分，利用了FPGA技術(shù)，使頻率檢測的范圍和精度滿(mǎn)足了傳感器的要求。通過(guò)對所設計電路的計算機仿真和實(shí)驗，驗證了設計的信號處理電路的可行性。