一種用于激光告警機的圖像采集與處理系統設計

可見(jiàn)復數乘法需要的實(shí)數乘法由原來(lái)的4個(gè)變?yōu)?個(gè)，式中 因子可作為常數存入ROM，這樣復數乘法只需3個(gè)實(shí)數乘法3個(gè)實(shí)數加法就可完成。由上述算法編程得到的蝶形變換器經(jīng)綜合后生成的原理圖如圖３所示。原理圖中clk是時(shí)鐘輸入引腳；X_re,X_im,Y_re,Y_im分別是復數X，Y的實(shí)部和虛部；Cin代表 ；cms和cps分別表示 和 ;out1_re,out1_im,out2_re,out2_im代表蝶形變換后兩個(gè)輸出數據的實(shí)部和虛部。

地址產(chǎn)生及控制單元對整個(gè)參與FFT運算的數據的存儲、讀寫(xiě)時(shí)序進(jìn)行控制，是 FFT 運算器的重要組成部分。地址產(chǎn)生及控制單元將要產(chǎn)生每一階運算單元輸入數據的讀寫(xiě)地址、存儲器的讀寫(xiě)、使能等控制信號，同時(shí)還要產(chǎn)生旋轉因子系數的讀出地址，將配對的數據和旋轉因子系數按序送入蝶形運算單元，從而實(shí)現每一階的蝶形運算。地址產(chǎn)生及控制單元的設計方法主要是利用有限狀態(tài)機進(jìn)行設計。針對每一階運算單元的運算過(guò)程劃分成不同的狀態(tài)，不同的狀態(tài)下輸出不同的數據地址和控制信號。
表1列出了計算一幀1024點(diǎn)FFT占用FPGA內部資源的情況。經(jīng)后仿真時(shí)序分析，該激光告警系統在系統時(shí)鐘為50MHz的情況下,完成一幀1024點(diǎn) FFT只需110μs,加上數據載入時(shí)間和數據讀取時(shí)間只需230μs,滿(mǎn)足實(shí)時(shí)處理的要求。從表中可以看出, FFT子模塊完成后, FPGA還有大量資源可以利用,因此剩余資源可用于采集模塊,從而在一塊芯片上完成多種功能,有效減少了激光告警機的體積。

在信號處理前直接對FPGA的輸入信號用Matlab仿真的頻譜如圖4，可見(jiàn)激光信號的波長(cháng)峰值在523nm附近，數據在FPGA中進(jìn)行FFT之后輸出的數據經(jīng)過(guò)倒序后得到的頻譜結果如圖5，對比兩圖可知FPGA輸出與Matlab仿真結果基本相同，從而驗證了告警系統的正確性。



4 總結
本文介紹了為激光告警機探測目標激光的波長(cháng)所開(kāi)發(fā)的CCD相機信號采集與快速處理系統設備的設計。該系統利用FPGＡ實(shí)現對Atmel公司的AViiVA M2 CL型線(xiàn)陣CCD相機輸出數據的采集與處理，電路簡(jiǎn)單，可靠性強，充分利用了FPGA支持多信號標準、支持流水作業(yè)工作模式、內設塊存儲器等特點(diǎn)。
本文作者創(chuàng )新點(diǎn)：在電路設計方面：擺脫了以往Cameralink接口型相機在與信號處理器進(jìn)行通信時(shí)必須在相機和處理器之間加入電平轉換芯片的做法，充分利用了FPGA支持LVDS電平的優(yōu)勢，從而減小了告警系統的電路體積和復雜度，在硬件方面提高了系統的可靠性。在程序設計方面：充分利用FPGA內部 RAM資源，多處用到FIFO存儲器，以流水作業(yè)為手段，縮短了系統響應時(shí)間。