一種用于激光告警機的圖像采集與處理系統設計
加入技術(shù)交流群
在數據的采集過(guò)程中，數據傳送的同步信號由 STROBE引腳產(chǎn)生，當數據在一個(gè)數據區存滿(mǎn)時(shí)，通過(guò)LVAL引腳通知FPGA 轉到另一數據存儲區。圖2 給出了數據采集的時(shí)序圖。其中CLK_IN是由FPGA的內核數字時(shí)鐘管理模塊DCM 來(lái)實(shí)現倍頻得到。在時(shí)鐘控制和管理方面DCM比DLL功能更強大,使用更靈活。DCM的主要功能包括消除時(shí)鐘時(shí)延、頻率綜合和時(shí)鐘相位的調整。在本設計中對輸入時(shí)鐘STROBE作8倍頻處理，以實(shí)現數據一轉八串并轉換的鎖存輸出。
本文引用地址：http://dyxdggzs.com/article/191837.htm 高速采集程序的設計主要有接口匹配、采集狀態(tài)機和數據存儲三部分。在接口匹配中由于LVDS 的輸入與輸出都是內匹配的,所以L(fǎng)VDS 間可直接連接。在FPGA 內,需對差分輸入時(shí)鐘緩沖器(IBUFDS)、差分輸入的全局時(shí)鐘緩沖器(IBUFGDS)和差分輸出時(shí)鐘緩沖器(OBUFDS) 例化。
FPGA 的部分代碼如下:
component IBUFDS - - 差分輸入時(shí)鐘緩沖器( IBUFDS)
port (O : out STD_ULOGIC;
I : in STD_ULOGIC;
IB : in STD_ULOGIC) ;
end component ;
IBUFDS_INSTANCE_NAME: IBUFDS
port map (O=>user_O,I=> user_I,IB =>user_IB) ;
3.2數據處理模塊
Spartan3系列FPGA有豐富的乘法器資源，在不使用任何優(yōu)化算法的情況下每一個(gè)蝶形運算需要4個(gè)實(shí)數乘法器，因此在FPGA中每個(gè)蝶形運算可以用 4個(gè)乘法器在一個(gè)時(shí)鐘周期內完成。豐富的RAM資源便于實(shí)現數據的流水操作，即對于輸入、輸出數據以及中間變量可以開(kāi)辟不同的存儲區，例如當計算第i組數據時(shí)，第i-1組計算結果正在輸出，第i+1組數據正在輸入。
由于在FFT運算中必然產(chǎn)生復數，因此為使計算方便，在設計之初就將FFT變換器的數據輸入口分為實(shí)數和虛數。1024點(diǎn)復數FFT運算，按照基-2頻率抽取運算分成10級，每級包括1個(gè)雙端RAM，1個(gè)地址發(fā)生器，一個(gè)ROM用于存儲旋轉因子表，1個(gè)蝶形運算單元,2個(gè)選擇緩沖單元。為了簡(jiǎn)化地址單元電路,將復數數據的實(shí)部虛部組合成一個(gè)數據存儲在RAM中。由于使用雙口RAM ,當一個(gè)存儲單元中的數據讀出做運算時(shí),該存儲單元就能夠存儲上一級來(lái)的數據,因此這種結構的FFT 可以進(jìn)行流水線(xiàn)操作,能夠對信號樣本進(jìn)行實(shí)時(shí)連續的運算。選擇緩沖器的用途是拉齊數據,將RAM 輸出的2個(gè)復數數據拆成4個(gè)實(shí)數數據輸入到蝶形運算單元,完成蝶形運算后的數據進(jìn)入選擇緩沖器組合成2個(gè)復數數據輸出。
評論