基于FPGA設計DSP的實(shí)踐與改進(jìn)
加入技術(shù)交流群
當 DSP Builder模型與仿真都正確后就可以進(jìn)入模型向硬件描述語(yǔ)言的過(guò)程了。加入Signal Compiler模塊，點(diǎn)擊執行將模型文件轉化為硬件描述語(yǔ)言。轉換后 DSP Builder的Signal Compiler模塊會(huì )自動(dòng)生成 Quartus II的工程，其中的代碼已經(jīng)依據模型自動(dòng)生成并建立了頂層模塊[6]。如圖 5。增加相應的輸入與輸出，鎖定引腳后就可以下載了。
本文引用地址：http://dyxdggzs.com/article/191788.htm下載到 FPGA中，連接示波器，觀(guān)察到如圖 6所示圖像。
4 結語(yǔ)
從實(shí)踐結果和系統的總體設計方案可以看出，改進(jìn)的設計流程使得設計人員可以借助Simulink進(jìn)行靈活的系統模型設計并且可以通過(guò) MATLAB強大的計算能力進(jìn)行系統級的仿真。由DSP Builder進(jìn)行硬件描述語(yǔ)言的自動(dòng)生成讓設計者可以更加專(zhuān)注于系統的整體設計，提高了開(kāi)發(fā)效率和系統建立質(zhì)量。
評論