用于帶有PCIe的嵌入式系統的散/聚式DMA

　　在PCIe中，通過(guò)分割處理來(lái)支持讀操作，當讀請求發(fā)出時(shí)，PCIe鏈路上將要傳輸的數據不會(huì )立即得到。在這種情況下，支持延遲處理的DMA控制器將自動(dòng)放棄總線(xiàn)控制，并允許DMA中任何其他被激活的通道來(lái)競用總線(xiàn)控制。

　　圖2：具有DMA高層架構的PCIe。

　　實(shí)時(shí)處理方面獲得的好處

　　PCIe串行協(xié)議的一些最苛刻的應用是那些要求實(shí)時(shí)或準實(shí)時(shí)的數據傳遞。在這類(lèi)系統中，像語(yǔ)音和視頻處理，需要采用運算增強引擎來(lái)滿(mǎn)足數據塊嚴格的處理時(shí)間要求。這些硬限制不僅增加了運算增強芯片內部的軟件工作的數據處理和減小延遲的負擔，而且也增加了流處理硬件的負擔。一種提供較小的數據包延遲和較高的系統吞吐率的方法是在數據進(jìn)入系統背板上傳輸之前，將數據塊分成較小的數據包。這樣，可以采用較小的接收緩沖器，并確保不會(huì )出現哪個(gè)數據引擎的負荷過(guò)重的問(wèn)題。