PCB設計中的問(wèn)題解析

35、2G 以上高頻PCB 設計，微帶的設計應遵循哪些規則?

射頻微帶線(xiàn)設計，需要用三維場(chǎng)分析工具提取傳輸線(xiàn)參數。所有的規則應該在這個(gè)場(chǎng)提取工具中規定。

36、對于全數字信號的PCB，板上有一個(gè)80MHz 的鐘源。除了采用絲網(wǎng)（接地）外，為了保證有足夠的驅動(dòng)能力，還應該采用什么樣的電路進(jìn)行保護？

確保時(shí)鐘的驅動(dòng)能力，不應該通過(guò)保護實(shí)現，一般采用時(shí)鐘驅動(dòng)芯片。一般擔心時(shí)鐘驅動(dòng)能力，是因為多個(gè)時(shí)鐘負載造成。采用時(shí)鐘驅動(dòng)芯片，將一個(gè)時(shí)鐘信號變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。選擇驅動(dòng)芯片，除了保證與負載基本匹配，信號沿滿(mǎn)足要求（一般時(shí)鐘為沿有效信號），在計算系統時(shí)序時(shí)，要算上時(shí)鐘在驅動(dòng)芯片內時(shí)延。

37、如果用單獨的時(shí)鐘信號板，一般采用什么樣的接口，來(lái)保證時(shí)鐘信號的傳輸受到的影響??？

時(shí)鐘信號越短，傳輸線(xiàn)效應越小。采用單獨的時(shí)鐘信號板，會(huì )增加信號布線(xiàn)長(cháng)度。而且單板的接地供電也是問(wèn)題。如果要長(cháng)距離傳輸，建議采用差分信號。LVDS 信號可以滿(mǎn)足驅動(dòng)能力要求，不過(guò)您的時(shí)鐘不是太快，沒(méi)有必要。

38、27M,SDRAM 時(shí)鐘線(xiàn)（80M-90M），這些時(shí)鐘線(xiàn)二三次諧波剛好在VHF 波段，從接收端高頻竄入后干擾很大。除了縮短線(xiàn)長(cháng)以外，還有那些好辦法？

如果是三次諧波大，二次諧波小，可能因為信號占空比為50%，因為這種情況下，信號沒(méi)有偶次諧波。這時(shí)需要修改一下信號占空比。此外，對于如果是單向的時(shí)鐘信號，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不
會(huì )影響時(shí)鐘沿速率。源端匹配值，可以采用下圖公式得到。

39、什么是走線(xiàn)的拓撲架構？

Topology,有的也叫routing order.對于多端口連接的網(wǎng)絡(luò )的布線(xiàn)次序。

40、怎樣調整走線(xiàn)的拓撲架構來(lái)提高信號的完整性？

這種網(wǎng)絡(luò )信號方向比較復雜，因為對單向，雙向信號，不同電平種類(lèi)信號，拓樸影響都不一樣，很難說(shuō)哪種拓樸對信號質(zhì)量有利。而且作前仿真時(shí)，采用何種拓樸對工程師要求很高，要求對電路原理，信號類(lèi)型，甚至布線(xiàn)難度等都要了解。