正弦信號發(fā)生器的設計與實(shí)現
1.4 產(chǎn)生二進(jìn)制PSK、ASK信號
用數字基帶信號去控制高頻正弦波的幅度就是振幅鍵控調制ASK。在CPLD內部只需要根據所設定的二進(jìn)制基帶序列碼對產(chǎn)生的DDS波形進(jìn)行處理,二進(jìn)制基帶序列為1時(shí)波形通過(guò),序列為0時(shí)輸出0,仿真波形如圖5所示。本文引用地址:http://dyxdggzs.com/article/191309.htm
移相鍵控PSK是數字基帶信號去控制載波的相位。它是利用載波不同相位或相位變化來(lái)傳遞信息的。PSK的實(shí)現方法是根據數字基帶信號的兩個(gè)電平(或符號)使載波相位在兩個(gè)不同的數值之間切換,兩個(gè)載波相位通常相差180°。波形如圖6所示。
1.5 輸出信號調理部分
D/A轉換電路如圖7所示,選用的是12位高速D/A器件AD9713,該器件具有更好的靜態(tài)性能和動(dòng)態(tài)特性。AD9713B更新速率可達100MS/ s。由于該D/A轉換器是針對DDS、波形重構和高質(zhì)量圖像信號處理等應用而設計的,這款芯片在動(dòng)態(tài)特性方面表現特別突出,并且具有優(yōu)良的諧波抑制能力。AD9713輸出滿(mǎn)量程電流輸出是由VCONTROLAMP IN和RSET決定的,圖7中AD9713采用內部參考電壓,輸出滿(mǎn)量程電流為-20 mA。
幅度調節電路是由放大器組成。高頻信號放大要求放大器有足夠的輸出電壓轉換速率,在正弦波的情況下,放大器所需要的最大擺率SR=2πω=2πAf,其中ω為信號的角頻率,A為信號幅度,f為頻率。此外,幅度調節電路要求帶低阻負載,放大器的電流輸出能力也是個(gè)重要參數,要在50 Ω負載上輸出6 V信號,則放大器至少要有120 mA的連續電流輸出能力??紤]以上原因,本文選擇AD公司的高速運放AD811作為輸出放大器,它是一個(gè)寬帶高速電流反饋型運算放大器,其各項參數非常適合上述指標:小信號帶寬(G=+2時(shí))達120 MHz,電壓擺率SR為2 500 V/μs,全諧波失真THD為-74 dB(10 MHz),輸出電流達100 mA,其短路輸出電流可達150mA。
幅度調節電路如圖8所示,圖中R3和R4起分流作用,限制用于I/V轉換的電流,1個(gè)電流反饋的高速放大電路。它把AD9713輸出的電流轉換成電壓,通過(guò)反饋電阻Rf的電流決定AD811輸出的幅度為6 V。為了增大后級的帶負載能力設計了后級電壓跟隨,模擬輸出的最后部分是濾波電路,濾波器的選擇主要取決于系統所要輸出的波形,在50 Ω的負載電阻上的電壓峰峰值為6±1 V。
1.6 頻率值的接收與顯示
鍵盤(pán)、顯示部分用來(lái)實(shí)現用戶(hù)與單片機的交互。系統采用中斷查詢(xún)的方式接收通過(guò)鍵盤(pán)輸入的頻率值。該頻率值一方面送到數碼顯示接口進(jìn)行顯示,另一方面轉化成頻率控制字送往相位累加模塊。
2 系統軟件設計
單片機程序采用C語(yǔ)言,在Keil uV2環(huán)境下編譯,用WAVE6000L仿真器調試CPLD在MAXPLUSⅡ下開(kāi)發(fā),采用VHDL語(yǔ)言編程。
關(guān)于CPLD部分,相位測量?jì)x和數字移相信號發(fā)生器采用ALTERA公司的EP1K30TC144-3FPGA芯片,原理圖已經(jīng)在前面的分析中。關(guān)于單片機部分,程序流程圖如圖9所示。
評論