基于VHDL語(yǔ)言的幾種消抖電路的設計
加入技術(shù)交流群
主要程序結構如下：
圖2是N為7的波形仿真圖。在計數器狀態(tài)為0時(shí)，key_in有按鍵操作，計數器開(kāi)始連續計數直到計數器狀態(tài)為0；計數器狀態(tài)為1-7時(shí)，key _in任何操作對計數器工作無(wú)影響，計數器在狀態(tài)為1時(shí)，輸出一個(gè)單脈沖，脈沖寬度為1個(gè)時(shí)鐘周期。本文引用地址：http://dyxdggzs.com/article/191239.htm
該設計方案的特點(diǎn)是能很好消除按鍵抖動(dòng)產(chǎn)生的連續脈沖，對按鍵時(shí)間沒(méi)有要求，缺點(diǎn)是在計數器狀態(tài)為0時(shí)，遇到干擾、噪音等時(shí)會(huì )有輸出，從而產(chǎn)生誤操作。
2 D觸發(fā)器型消抖電路
D觸發(fā)器型消抖電路設計了三個(gè)D觸發(fā)器與一個(gè)三輸入與門(mén)。三個(gè)D觸發(fā)器串行連接，其Q輸出端分別與三輸入與門(mén)的輸入端連接，D觸發(fā)器型消抖電路RTL電路如圖3所示。
評論