基于Protel 99SE環(huán)境下PCB設計規范與技巧

(4)為防止不同工作頻率的模塊之間的互相干擾，一般盡量縮短高頻部分的布線(xiàn)長(cháng)度，同時(shí)對模擬與數字電路應分別布置在PCB板的兩面，分別使用不同的層布線(xiàn)，中間用地層隔離的方式。

(5)振蕩器外殼接地，時(shí)鐘線(xiàn)要盡量短，且不能引得到處都是。時(shí)鐘振蕩電路下面、特殊高速邏輯電路部分要加大地的面積，而不應該走其它信號線(xiàn)，以使周?chē)妶?chǎng)趨近于零;

(6)預先對要求比較嚴格的線(xiàn)(如高頻線(xiàn))進(jìn)行布線(xiàn)，輸入端與輸出端的邊線(xiàn)應避免相鄰平行，以免產(chǎn)生反射干擾。必要時(shí)應加地線(xiàn)隔離，兩相鄰層的布線(xiàn)要互相垂直，以避免平行走線(xiàn)容易產(chǎn)生寄生耦合和層間的竄擾。

(7)設計布線(xiàn)時(shí)應讓布線(xiàn)長(cháng)度盡量短，以減少由于走線(xiàn)過(guò)長(cháng)帶來(lái)的干擾為問(wèn)題，特別是一些重要信號線(xiàn)，如時(shí)鐘線(xiàn)，務(wù)必將其振蕩器放在離器件很近的地方。一般不要出現一端浮空的布線(xiàn)，以避免出現“天線(xiàn)效應”，減少不必要的干擾輻射和接受，否則帶來(lái)不可預知的結果;

(8)任何信號線(xiàn)都不要形成環(huán)路，如不可避免，環(huán)路應盡量小，這樣對外的輻射越少，接收外界的干擾也越小。信號線(xiàn)的過(guò)孔要盡量少，關(guān)鍵的線(xiàn)盡量短而粗，并在兩邊加上保護地來(lái)盡量減小信號的回路面積。

最后要進(jìn)行布線(xiàn)優(yōu)化和絲印，俗話(huà)說(shuō)“沒(méi)有最好的，只有更好的”，不管你怎么挖空心思的去設計，等你畫(huà)完之后，再去看一看，還是會(huì )覺(jué)得很多地方可以修改的。一般設計的經(jīng)驗是：優(yōu)化布線(xiàn)的時(shí)間是初次布線(xiàn)的時(shí)間的兩倍。感覺(jué)沒(méi)什么地方需要修改之后，就可以鋪銅了(Pla-ce->polygon Plane)。鋪銅一般鋪地線(xiàn)(注意模擬地和數字地的分離)，多層板時(shí)還可能需要鋪電源。對于絲印，要注意不能被器件擋住或被過(guò)孔和焊盤(pán)去掉。同時(shí)，設計時(shí)正視元件面，底層的字應做鏡像處理，以免混淆層面。

4 設計評審

PCB板圖設計完成后，根據相應的質(zhì)量評審要求，對設計進(jìn)行設計評審。評審的內容大體分為下面幾個(gè)方面：

(1)檢查定位孔、定位件等機械尺寸是否與結構圖一致。

(2)檢查高頻、高速、時(shí)鐘等易受干擾的信號線(xiàn)，是否回路面積最小、是否遠離干擾源，是否有多余的過(guò)孔和繞線(xiàn)、是否跨地層分割區。

(3)檢查晶體、變壓器、光耦、電源模塊下面是否有信號線(xiàn)穿過(guò)，應盡量避免在其下面穿線(xiàn)，特別是晶體下面應盡量鋪設接地的銅皮。

(4)檢查器件的序號是否有序排列，絲印標示等是否覆蓋焊盤(pán)、過(guò)孔等。

(5)檢查布線(xiàn)完成情況是否百分之百，是否有線(xiàn)頭，是否有孤立的銅皮。