<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > TFT-LCD系統時(shí)序控制模塊的設計

TFT-LCD系統時(shí)序控制模塊的設計

作者: 時(shí)間:2012-03-26 來(lái)源:網(wǎng)絡(luò ) 收藏

模式選擇用來(lái)確定LCD分辨率及工作模式,選擇合適時(shí)鐘信號,產(chǎn)生所需的時(shí)間參數(如輸出控制信號脈寬等),以及水平、垂直開(kāi)始位置及顯示區域信息,用于控制Driver正確顯示有效數據。Source Driver控制根據模式選擇所產(chǎn)生的時(shí)間參數和垂直開(kāi)始位置及顯示區域,對每場(chǎng)的開(kāi)始行位置及每場(chǎng)顯示行數進(jìn)行限制,再配合行、場(chǎng)同步信號時(shí)序,輸出控制信號使Source Driver正常工作。對于不同分辨率的顯示屏,Source Driver的采樣周期不同,分辨率越高,每個(gè)像素采樣時(shí)間就會(huì )越短,以便在固定的場(chǎng)、行周期內顯示完整畫(huà)面。類(lèi)似地,Gate Driver控制則是根據模式選擇所產(chǎn)生的時(shí)間參數和水平開(kāi)始位置及顯示區域,對每行的開(kāi)始點(diǎn)及每行顯示區域進(jìn)行限制,再配合行、場(chǎng)同步信號時(shí)序,輸出控制信號使Gate Driver正常工作。

其它組件控制模塊在Driver工作時(shí),由行、場(chǎng)同步信號及時(shí)間參數,控制其它一些組件與Driver工作時(shí)序相匹配,使LCD面板正常顯示。

4 FPGA邏輯功能驗證

參照圖5中的結構圖,用Verilog語(yǔ)言對模塊進(jìn)行行為級描述,并結合TFT-LCD其它組件,進(jìn)行FPGA邏輯功能驗證。

本文選用XILINX 公司Spartan-II系列XC2S200芯片作為目標芯片,該芯片集成有20萬(wàn)個(gè)等效邏輯門(mén),含有5,292個(gè)邏輯單元,最高工作頻率可以達到200MHz以上。以Modelsim5.5為仿真平臺,運用Verilog HDL語(yǔ)言描述了整個(gè)結構,并進(jìn)行了編譯、仿真及下載驗證。仿真環(huán)境:輸入時(shí)鐘源為PLL模式,分辨率為480×234,NTSC制式,復合同步模式。

只有在相應工作模式所要求的顯示區域內Driver的控制信號才有有效輸出,與其它控制信號時(shí)序相匹配。顯示正常。

5 結束語(yǔ)

顯示工作時(shí)各模塊的協(xié)同配合至關(guān)重要。TCON模塊結構的設計直接影響了其輸出顯示時(shí)序信號的正確性與工作效率,作為T(mén)FT-LCD顯示的中心控制模塊,它負責控制LCD中最重點(diǎn)的顯示部分,是使其達到良好的顯示效果的關(guān)鍵。本文以Modelsim5.5為仿真平臺,運用VerilogHDL語(yǔ)言描述了整個(gè)結構,并進(jìn)行了編譯、仿真,選用XILINX公司Spartan-II系列XC2S200芯片作為目標芯片進(jìn)行驗證,給出仿真與驗證結果。實(shí)踐證明,LCD顯示效果良好,本文提出的TCON模塊設計是可行的,可以參考。

LCD顯示屏相關(guān)文章:lcd顯示屏原理


lcd相關(guān)文章:lcd原理
數字濾波器相關(guān)文章:數字濾波器原理
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理

上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>