<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > Protel設計印刷電路板應考慮的問(wèn)題

Protel設計印刷電路板應考慮的問(wèn)題

作者: 時(shí)間:2012-04-19 來(lái)源:網(wǎng)絡(luò ) 收藏

設計的注意事項

本文引用地址:http://dyxdggzs.com/article/190493.htm

是各種器件、信號線(xiàn)、電源的高密度集合體。設計的好壞往往直接影響系統的可靠性與抗干擾能力。因此印刷電路板設計決不單是把元器件用導線(xiàn)連通的簡(jiǎn)單布局,通常應考慮下述幾方面的問(wèn)題。

一、地線(xiàn)設計

1。 單點(diǎn)接地與多點(diǎn)接地的選擇。在低頻電路中,信號的工作頻率小于1MHz時(shí),它的布線(xiàn)和元器件的電感影響較小,而接地電路形成的環(huán)流對干擾影響較大,因而屏蔽線(xiàn)采用一點(diǎn)接地。當信號工作頻率大于10MHz時(shí),導線(xiàn)阻抗變得很大,此時(shí)應盡量降低地線(xiàn)阻抗,需采用就近多點(diǎn)接地法。

2。 數字、模擬電路分開(kāi)。若電路板上既有高速邏輯電路,又有線(xiàn)性電路,應使他們盡量分開(kāi),而兩者的地線(xiàn)不能相混,應分別與電源端地線(xiàn)相連,要盡可能地加大線(xiàn)性電路的接地面積。對A/D、D/A類(lèi)器件,數字部分與模擬部分寧可繞過(guò)也不要交叉。

3。 接地線(xiàn)盡量加粗。若接地線(xiàn)很細,接地電位則隨電路的變化而變化,導致它的信號電平不穩定,抗噪聲性能變差。因此,應將地線(xiàn)條加粗,使它能通過(guò)3倍于印刷電路板的允許電流。如有可能,接地線(xiàn)寬以在2mm以上為好。印刷線(xiàn)的寬度與允許通過(guò)的電流有一定的關(guān)系,如圖1所示,該圖表示一定厚度的銅箔的導線(xiàn)寬與允許通過(guò)電流的關(guān)系曲線(xiàn),一般設計時(shí),要有3倍的余量。

二、去耦電容布置

在印刷電路板的各個(gè)關(guān)鍵部位配置去耦電容應視為印刷電路板設計的一項最有效的抗干擾措施,對提高整機系統的可靠性、整體性能指標都有十分明顯的效果。應引起電路印刷板設計者的足夠重視。 (1)原則上每個(gè)集成電路芯片的電源進(jìn)線(xiàn)端都應安置一個(gè)0。01μF的陶瓷電容器,如果印刷電路板空隙小裝不下時(shí),可在每4~8個(gè)芯片的電源進(jìn)線(xiàn)端安置1個(gè)1~10μF的低噪聲鉭電容器。因為鉭電容器高頻阻抗特別小,在500千赫范圍內阻抗小于1Ω,而且漏電流很?。ǎ?。5μA以下)。

(2)對于抗噪聲能力弱,關(guān)斷時(shí)電位變化大的器件和ROM、RAM存儲器件,應在芯片的電源線(xiàn)(Vcc)和地線(xiàn)(Gnd)間直接接入去耦電容。

(3)電容引線(xiàn)不能太長(cháng),特別是高頻旁路電容不能帶引線(xiàn)。

(4)按鈕、繼電器、接觸器等部件在操作時(shí)可能會(huì )產(chǎn)生火花,必須用RC電路加以吸收。

(5)許多數據處理器件都有兩個(gè)內部不相連的地線(xiàn),即模擬地和數字地,但這兩個(gè)地又必須在一點(diǎn)相連。由于電流流過(guò)地線(xiàn)上的回路電阻及干擾的影響,在系統的接地點(diǎn)和器件的地之間可能會(huì )有幾百毫伏的電壓。由于電源電流和邏輯門(mén)電流未按統一路徑進(jìn)入回路,因此將使模擬信號的轉換出現測量誤差。為了克服這類(lèi)由于地線(xiàn)及回路引起的測量誤差,故在大容量的電容(10μF以上)并聯(lián)一個(gè)0。1μF的小電容是非常有效的。電容并聯(lián)在邏輯電源和數字地(DGND)之間及正負模擬電源與模擬地(AGND)之間。

三、布線(xiàn)應注意的問(wèn)題

(1)連線(xiàn)時(shí)不要畫(huà)成一段一段的,一條直線(xiàn)最好一直畫(huà)通。

(2)不用的地方都用地填充,做成網(wǎng)格狀。

(3)地線(xiàn)多走橫向,電源線(xiàn)多走縱向。

(4)地的走線(xiàn)方向與集成電路的方向垂直,以減小短路的可能。

(5)時(shí)鐘發(fā)生器盡量靠近該時(shí)鐘器件。石英晶體振蕩器的外殼要接地,石英晶體的下面以及對噪聲敏感的器件下面不要走線(xiàn)。用地線(xiàn)將時(shí)鐘區圈起來(lái),時(shí)鐘線(xiàn)盡量要短。

(6)印刷板盡量使用弧形線(xiàn),而不用90°折線(xiàn),以減少高頻信號對外的發(fā)射與耦合。

(7)時(shí)鐘、總線(xiàn)、電選信號要遠離I/O線(xiàn)和接插件。

(8)模擬電壓輸入線(xiàn)、參考電壓端要盡量遠離數字電路信號線(xiàn),特別是時(shí)鐘。

(9)閑置不用的運放正輸入端接地,負輸入端接輸出端。

(10)對噪聲敏感的線(xiàn)不要與大電流、高速開(kāi)關(guān)線(xiàn)平行。

(11)任何信號都不要形成環(huán)路,如果不可避免,應讓環(huán)路盡量小。

(12)高速線(xiàn)要短和直。

四、對集成電路不用引腳的處理

在設計印刷板電路圖時(shí),對于有些集成電路不用的引出端的處理也很重要。懸空的輸入端易受干擾。一般對于門(mén)電路可用如圖3所示的集中處理方法。

(a)將未使用的引出端通過(guò)一個(gè)2kΩ左右的電阻接+5V的電源,使其處于高電平。

(b)將未使用的引入端和使用的輸入端并接起來(lái)。

(c)若同塊集成電路有未使用的與非門(mén),可將其接地,其輸出接至別的與非門(mén)的未使用的輸入端。要是與門(mén)則應接高電平,輸出高電平再接至別的門(mén)的未使用的輸入端。 對于觸發(fā)器,當置位端和復位端不用時(shí),均應接高電平(如+5V),CP端不用時(shí)應接低電平。

當用長(cháng)線(xiàn)從外電路引入信號時(shí),應用施密特電路進(jìn)行整形,或印板中前一級有RC積分電路時(shí),后級也要用施密特電路進(jìn)行整形。

五、電源線(xiàn)布置

布電源線(xiàn)時(shí),除了要根據電流的大小,加粗導線(xiàn)寬度外,還要使電源線(xiàn)、地線(xiàn)的走向與數據傳遞的方向一致,以增強其抗噪聲的功能。



關(guān)鍵詞: Protel 印刷電路板

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>