基于CPLD的系統硬件看門(mén)狗設計

仿真波形2如圖5所示。由仿真波形可看出，在EN高電平時(shí)，不會(huì )輸出喂狗信號，使能信號測試通過(guò)，喂狗信號存EN使能時(shí)如不能存限定時(shí)間內喂狗，則輸出系統復位信號。由仿真波形看出功能得到實(shí)現。
3．2 硬件平臺驗證
在伺服控制器上對基丁CPLD的硬件看門(mén)狗功能進(jìn)行驗證。DSP上電初始化完成后，先止常輸出喂狗信號一段時(shí)間，然后停止輸出喂狗信號，通過(guò)示波器捕獲CPLD輸出的系統復位信號，波形如圖6所示，光標1是系統復位信號SYS_RST波形，光標2是DSP輸出的喂狗信號WDT波形。從波形圖前半段可以看出，WDT正常喂狗時(shí)，SYS_RST保持高電平，當WDT保持高電平一段時(shí)間后SYS_RST輸出低電平，實(shí)現系統復位。復位后經(jīng)過(guò)一段時(shí)間的初始化過(guò)程后，WDT開(kāi)始正常喂狗。

通過(guò)以上軟件的功能仿真和硬件平臺上的驗證，可以看出，基于FPGA／CPLD的系統外部硬件看門(mén)狗的功能得到實(shí)現，與預期目標吻合。

結語(yǔ)
在數字伺服控制系統中，利用其中已包含的CPLD或FPGA電路設計硬件看門(mén)狗模塊，既可以滿(mǎn)足系統對硬件看門(mén)狗功能的需求，又可以節省專(zhuān)用的看門(mén)狗芯片，節省電路板的空間，提高了系統的可靠性，提高了可編程邏輯器件的資源利用率，并且可以針對不同的系統上電、復位等時(shí)序要求靈活配置時(shí)間參數。經(jīng)驗證，沒(méi)計達到了看門(mén)狗電路的功能要求，能夠有效保證軟件的可靠性，亦可應用于其他數字控制系統平臺。