PCB板電磁兼容設計關(guān)鍵良好的時(shí)鐘電路設計方案

(2)如果驅動(dòng)器不用管腳用電阻端接，驅動(dòng)電流會(huì )變大，但是驅動(dòng)電流中的振鈴現象明顯減弱。采用小電阻端接，可以改善驅動(dòng)電流的振鈴，但是會(huì )增加驅動(dòng)電流，功耗變大;如果采用大電阻端接，可以減小驅動(dòng)電流，但是會(huì )使得驅動(dòng)電流出現振鈴現象(開(kāi)路是電阻端接的一個(gè)極限)。通過(guò)仿真結果看，選擇75歐姆端接電阻一方面可以使得驅動(dòng)電流不會(huì )很大，另一方面驅動(dòng)電流的振鈴也不是很明顯。

(3)如果驅動(dòng)器不用管腳采用電容端接，驅動(dòng)電流的峰值變大，同時(shí)驅動(dòng)電流脈沖的寬度也變大。這就表示驅動(dòng)電流中的低頻分量會(huì )明顯變大，這就要注意低頻段諧波的電磁干擾問(wèn)題。圖7和圖8中對應電容端接的驅動(dòng)電流的頻譜曲線(xiàn)和電磁干擾曲線(xiàn)的低頻分量明顯變大也驗證了這個(gè)問(wèn)題。

4 結語(yǔ)

本文主要就對如何降低時(shí)鐘(干擾源)的干擾進(jìn)行了分析和總結，因此可以得出以下如何切斷時(shí)鐘干擾的傳播途徑的結論。一是將時(shí)鐘電路的基波和諧波能量最大程度的約束到指定的范圍之內(這些能量傳輸需要的電路包圍的面積越小越好);其二是有效建立時(shí)鐘電路區域與輸入輸出接口線(xiàn)路的隔離。由此可以在時(shí)鐘電路設計時(shí)可以通過(guò)布局和布線(xiàn)來(lái)達到優(yōu)化電磁兼容設計的目的。