基于FPGA與RS422的MⅢ總線(xiàn)轉換板的設計與實(shí)現
加入技術(shù)交流群
3.1 總線(xiàn)轉換設計邏輯
在總線(xiàn)接口控制單元的設計開(kāi)發(fā)中，在嚴格執行國軍標對地面設備的研制規范等要求下，為了保證系統的可靠性，提高系統的可擴展性和性能，并盡可能采用成熟的技術(shù)和器件。
基于上述設計原則，MIII總線(xiàn)接口板的硬件電路應采用FPGA器件來(lái)實(shí)現。采用FPGA實(shí)現，FPGA（Field－Programmable Gate Array），即現場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。
設計從系統的整體出發(fā)，應用Ouartus II軟件，并采用結構化描述方式來(lái)對設計對象的功能特性進(jìn)行分析，然后自上而下逐步將問(wèn)題細化，再根據分析的結果劃分功能模塊，并根據電路功能出發(fā)使用VerilogHDL語(yǔ)言對各模塊電路進(jìn)行數據流描述，然后利用Quartus II軟件進(jìn)行各模塊的功能仿真，再連接各模塊進(jìn)行邏輯綜合及優(yōu)化，最后下載到FPGA芯片。
此模塊采用SP3490芯片進(jìn)行RS422通信協(xié)議轉換SP3490是一系列+3.3V低功耗的全雙工收發(fā)器，它們完全滿(mǎn)足RS-485和RS-422串行協(xié)議的要求。這兩個(gè)器件與Sipex SP490、SP491的管腳互相兼容，同時(shí)兼容通用工業(yè)標準規范。SP3490和SP3491由Sipex的BiCMOS工藝制造而成，可實(shí)現低功耗操作，但性能不受影響。它們符合RS-485和RS-422串行協(xié)議的電氣規范，數據傳輸速率可高達10Mbps（帶負載）。圖2所示為RS422轉換模塊的電路原理圖。
3.3 總線(xiàn)接口控制單元
總線(xiàn)接口控制單元的主要功能是MIII總線(xiàn)地址和數據的收發(fā)、轉換、寄存以及接口控制信號和驅動(dòng)信號的產(chǎn)生等。SOPC）是一種特殊的嵌入式系統：首先它是片上系統（SOC），即由單個(gè)芯片完成整個(gè)系統的主要邏輯功能；其次，它是可編程系統，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統可編程的功能。它是用可編程邏輯技術(shù)把整個(gè)系統放到一塊硅片上，來(lái)用于嵌入式系統的研究和電子信息處理。 SOPC是一種特殊的嵌入式系統，它是片上系統（SOC），即由單個(gè)芯片完成整個(gè)系統的主要邏輯功能但它不是簡(jiǎn)單的SOC,它也是可編程系統，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統可編程的功能。
（1）Nios II處理器
Nios 處理器具有32位指令集的第二代片上可編程的軟核處理器， 其最大優(yōu)勢和特點(diǎn)是模塊化的硬件結構，以及由此帶來(lái)的靈活性和可裁減性。相對于傳統的處理器，Nios Ⅱ系統可以在設計階段根據實(shí)際的需求來(lái)增減外設的數量和種類(lèi)。設計者可以使用ALTERA 提供的開(kāi)發(fā)工具SOPC Builder, 在PL D器件上創(chuàng )建軟硬件開(kāi)發(fā)的基礎平臺，也即用SOPC Builder創(chuàng )建軟核CPU和參數化的接口總線(xiàn)Avalon。在此基礎上， 可以很快地將硬件系統（包括處理器、存儲器、外設接口和用戶(hù)邏輯電路）與常規軟件集成在單一可編程芯片中。而且， SOPC Builder還提供了標準的接口方式，以便用戶(hù)將自己的外圍電路做成Nios Ⅱ軟核可以添加的外設模塊。這種設計方式， 更加方便了各類(lèi)系統的調試。采用QuartusII軟件SOPC Builder生成的Nios II處理器單元如圖3所示。
具體工作時(shí)，當數據流向為RS422串口到MIII總線(xiàn)時(shí)，NIOSII處理器可將數據從RS422串口接收緩沖存儲器中讀出，并輸出至MIII總線(xiàn)發(fā)送緩沖單元中，同時(shí)還將數據發(fā)送到外部的SRAM中進(jìn)行存儲；而當數據流向為MIII總線(xiàn)到RS422串口時(shí)，其方式其之類(lèi)似，其不同點(diǎn)是由于MIII總線(xiàn)的傳輸速率遠大于串口的傳輸速率。
評論