基于PROTEL的高速PCB設計

（4）高頻電路布線(xiàn)，要注意信號線(xiàn)進(jìn)距離平行走線(xiàn)所引入的“交叉干擾”即串擾。若無(wú)法避免平行分布，可在平行信號線(xiàn)的反面布置大面積“地”

來(lái)大幅度減少干擾。同一個(gè)層內的平行走線(xiàn)幾乎無(wú)法避免，但是在相鄰的兩個(gè)層，走線(xiàn)的方向務(wù)必取為相互垂直， 這在PROTEL 中不難做到但卻容易忽視。在“Design” 菜單“rules” 中的“RoutingLayers”中Toplayer 選擇Horizontal，BottomLayer 選擇Vertical。除此之外，在“place”中提供了“Polygonplane”

的功能，即多邊形柵格銅箔面，如果在放置時(shí)，就把多邊形取為整個(gè)印制電路板的一個(gè)面， 并把此敷銅與電路的GND 連通，這樣就能提高高頻抗干擾能力，還對散熱、印板強度等有較大的好處。

（5）對特別重要的信號線(xiàn)或局部單元實(shí)施地線(xiàn)包圍的措施。在“Tools”中提供了“outline selectedobjects”， 利用此功能可以自動(dòng)地對所選定的重要信號線(xiàn)進(jìn)行“包地”處理（如振蕩電路LT 和X1）。

（6）一般電路電源線(xiàn)與接地線(xiàn)設置要比信號線(xiàn)寬，可以利用“Design”菜單中的“Classes”對網(wǎng)絡(luò )進(jìn)行分類(lèi)，分為電源網(wǎng)絡(luò )與信號網(wǎng)絡(luò )，結合布線(xiàn)規則的設置就可以方便的進(jìn)行電源線(xiàn)與信號線(xiàn)的線(xiàn)寬切換。

（7）各類(lèi)走線(xiàn)不能形成環(huán)路，地線(xiàn)也不能形成電流環(huán)路。如果產(chǎn)生環(huán)路電路，將在系統中產(chǎn)生很大的干擾。對此可以采用菊花鏈的布線(xiàn)方式，能有效避免布線(xiàn)時(shí)形成環(huán)路、分枝或者形成樹(shù)樁，但是也會(huì )帶來(lái)不容易布線(xiàn)的問(wèn)題。

（8）根據各種芯片的資料和設計，估算該電源線(xiàn)路所通過(guò)的電流，確定所需要的導線(xiàn)寬度。根據經(jīng)驗公式可以得到：W（線(xiàn)寬）≥L（mm／A）×I（A）。

根據電流大小，盡量加大電源線(xiàn)寬度，減少環(huán)路電阻。同時(shí)，使電源線(xiàn)、地線(xiàn)的走向與數據傳遞的方向一致，這樣有助于增強抗噪聲能力。需要時(shí)，電源線(xiàn)、接地線(xiàn)上可加用銅線(xiàn)繞制鐵氧體而成的高頻扼流器件，用來(lái)阻斷高頻噪聲的傳導。

（9）同一網(wǎng)絡(luò )的布線(xiàn)寬度應該保持一致，線(xiàn)寬的變化會(huì )導致線(xiàn)路特性阻抗的不均勻， 當傳輸的速度較高時(shí)，就會(huì )出現反射，在設計中應該盡量避免。同時(shí)加大平行線(xiàn)的線(xiàn)寬，當線(xiàn)的中心距不超過(guò)3 倍線(xiàn)寬時(shí)， 則可保持70％的電場(chǎng)不互相干擾，稱(chēng)為3W 原則。這樣可以克服平行線(xiàn)帶來(lái)的分布電容與分布電感的影響。

4 電源線(xiàn)與地線(xiàn)的設計

為了解決高頻電路引進(jìn)的電源噪聲和線(xiàn)路阻抗帶來(lái)的壓降， 必須充分考慮高頻電路中的電源供電系統的可靠性。一般有兩種解決方案：一是采用電源總線(xiàn)技術(shù)進(jìn)行布線(xiàn)； 二是采用單獨的電源供電層。相比較而言，后者的制作工藝比較復雜，費用也比較昂貴。所以，可以采用網(wǎng)絡(luò )式的電源總線(xiàn)技術(shù)進(jìn)行布線(xiàn)，使得每個(gè)元件屬于不同回路，網(wǎng)絡(luò )上每條總線(xiàn)上的電流趨于平衡， 減小線(xiàn)路阻抗引起的壓降問(wèn)題。

高頻發(fā)射功率比較大，可以采用大面積敷銅，就近尋找低阻值接地面多點(diǎn)接地。因為，接地引線(xiàn)的感抗與頻率和長(cháng)度成正比， 工作頻率高時(shí)將增加共地阻抗， 從而將增大共地阻抗產(chǎn)生的電磁干擾，所以要求地線(xiàn)的長(cháng)度盡量短。盡量減小信號線(xiàn)的長(cháng)度，增大地面回路的面積。

在芯片的電源與地端設置一個(gè)或者幾個(gè)高頻去耦電容， 為集成片的瞬變電流提供就近的高頻通道， 使電流不至于通過(guò)環(huán)路面積較大的供電線(xiàn)路，從而大大減小了向外輻射的噪聲。要選高頻信號好的獨石電容式瓷片電容作為去耦電容。用大容量的鉭電容或聚脂電容而不用電解電容作為電路充電的儲能電容。因為電解電容的分布電感較大，對高頻無(wú)效。使用電解電容時(shí)，要與高頻特性好的去耦電容成對使用。

5 其他高速電路設計技術(shù)

阻抗匹配是指負載阻抗與激勵源內部阻抗互相適配，得到最大功率輸出的一種工作狀態(tài)。高速PCB 布線(xiàn)時(shí)，為了防止信號的反射，要求線(xiàn)路的阻抗為50 Ω。這是個(gè)大約的數字，一般規定同軸電纜基帶50 Ω，頻帶75 Ω，對絞線(xiàn)則為100 Ω，只是取整數而已，為了匹配方便。根據具體的電路分析采用并行AC 端接，使用電阻和電容網(wǎng)絡(luò )作為端接阻抗，端接電阻R 要小于等于傳輸線(xiàn)阻抗Z0，電容C必須大于100 pF， 推薦使用0．1UF 的多層陶瓷電容。電容有阻低頻、通高頻的作用，因此電阻R 不是驅動(dòng)源的直流負載， 故這種端接方式無(wú)任何直流功耗。

串擾是指當信號在傳輸線(xiàn)上傳播時(shí)， 因電磁耦合對相鄰的傳輸線(xiàn)產(chǎn)生不期望的電壓噪聲干擾。耦合分為容性耦合和感性耦合，過(guò)大的串擾可能引起電路的誤觸發(fā)，導致系統無(wú)法正常工作。根據串擾的一些特性， 可以歸納出幾種減小串擾的主要方法：

（1）加大線(xiàn)間距，減小平行長(cháng)度，必要時(shí)采用jog 方式布線(xiàn)。

（2）高速信號線(xiàn)在滿(mǎn)足條件的情況下，加入端接匹配可以減小或消除反射，從而減小串擾。

（3）對于微帶傳輸線(xiàn)和帶狀傳輸線(xiàn)，將走線(xiàn)高度限制在高于地線(xiàn)平面范圍要求以?xún)龋?可以顯著(zhù)減小串擾。

（4）在布線(xiàn)空間允許的條件下，在串擾較嚴重的兩條線(xiàn)之間插入一條地線(xiàn)， 可以起到隔離的作用，從而減小串擾。

傳統的PCB 設計由于缺乏高速分析和仿真指導，信號的質(zhì)量無(wú)法得到保證，而且大部分問(wèn)題必須等到制版測試后才能發(fā)現。這大大降低了設計的效率， 提高了成本， 在激烈的市場(chǎng)競爭下顯然是不利的。于是針對高速PCB 設計，業(yè)界人士提出了一種新的設計思路，成為“自上而下”的設計方法，經(jīng)過(guò)多方面的方針?lè )治龊蛢?yōu)化， 避免了絕大部分可能產(chǎn)生的問(wèn)題,節省了大量的時(shí)間，確保滿(mǎn)足工程預算，產(chǎn)生高質(zhì)量的印制板，避免繁瑣而高耗的測試檢錯等。

利用差分線(xiàn)傳輸數字信號就是高速數字電路中控制破壞信號完整性因素的一項有效措施。在印制電路板上的差分線(xiàn)， 等效于工作在準TEM 模的差分的微波集成傳輸線(xiàn)對，其中，位于PCB 頂層或底層的差分線(xiàn)等效于耦合微帶線(xiàn)， 位于多層PCB 內層的差分線(xiàn)，等效于寬邊耦合帶狀線(xiàn)。數字信號在差分線(xiàn)上傳輸時(shí)是奇模傳輸方式， 即正負兩路信號的相位差是180°， 而噪聲以共模的方式在一對差分線(xiàn)上耦合出現， 在接受器中正負兩路的電壓或電流相減， 從而可以獲得信號消除共模噪聲。而差分線(xiàn)對的低壓幅或電流驅動(dòng)輸出實(shí)現了高速集成低功耗的要求。

6 結束語(yǔ)

隨著(zhù)電子技術(shù)的不斷發(fā)展， 了解信號完整性理論， 進(jìn)而指導和驗證高速PCB 的設計是一件刻不容緩的事情。本文總結的一些經(jīng)驗可以幫助高速電路PCB 設計者縮短開(kāi)發(fā)周期， 避免走不必要的彎路，節省人力物力。設計者要在實(shí)際的工作中不斷研究和探索，不斷積累經(jīng)驗，結合新的技術(shù)才能設計出性能優(yōu)良的高速PCB 電路板。