關(guān)于可編程系統級芯片（SoPC）應用設計的工具要求

現在，基于仿真向量文件的功率估計工具也已問(wèn)世。這些工具使用仿真向量文件來(lái)代表實(shí)際的器件操作，以此來(lái)模擬可編程器件(PLD)的功耗，精度比按照設計規模、時(shí)鐘速率和節點(diǎn)切換速率來(lái)估計功耗的上一代設計工具高得多。用戶(hù)還期望用基于最小時(shí)序的時(shí)序仿真來(lái)補充基于典型延遲的時(shí)序仿真，從而證實(shí)其設計將在所有的操作條件下正常工作。

通常，設計方法發(fā)生變化或者是因為新的工具提高了系統性能，或者是因為它們帶來(lái)的生產(chǎn)效率的提高，縮短了設計周期?；贑代碼的設計和行為綜合工具能夠縮短設計周期。

今天，對這些提高生產(chǎn)效率的工具的挑戰在于：對于現有的HDL方法，從更高層次的抽象能否產(chǎn)生具有比較性的性能?在A(yíng)SIC技術(shù)能夠獲得高得多性能的應用場(chǎng)合，PLD的用戶(hù)通常想充分利用器件的性能。 只有當這些提高生產(chǎn)效率的工具以提供最優(yōu)性能的方式解決這種抽象的性能折中時(shí)，它們才會(huì )有實(shí)用價(jià)值。當且僅當它們真正可行的時(shí)候， PLD的形式驗證才是可行的。

目前，盡管PLD開(kāi)發(fā)工具的性能已經(jīng)大為提高，人們仍然在持續努力。智能邏輯布局和時(shí)序驅動(dòng)布線(xiàn)技術(shù)的新發(fā)展正在預示著(zhù)新的性能超越。不久以前， fMAX的性能指標就提高了40%到50% 。并且，新技術(shù)與傳統綜合工具的結合更緊密，如更精確的時(shí)序估計和閉環(huán)綜合將進(jìn)一步提高性能。

使用PLD主要優(yōu)勢之一是PLD提供了一個(gè)硬件平臺，在這個(gè)平臺上可以進(jìn)行軟件開(kāi)發(fā)、建模、系統級仿真，并且，在設計過(guò)程早期就可以進(jìn)行協(xié)同驗證。在這一過(guò)程中，盡早獲得在硅片中布局布線(xiàn)的結果是一個(gè)優(yōu)勢，只要它確實(shí)提高了系統級調試過(guò)程的效率。象SignalTap技術(shù)這樣的第一代調試工具使用了嵌入式邏輯分析器，當以系統最高速度運行器件時(shí)，它使得整個(gè)設計的全部?jì)炔抗濣c(diǎn)是可見(jiàn)的。人們期待著(zhù)調試工具的進(jìn)一步改進(jìn)，以便將同樣的直觀(guān)性帶回到最初的HDL源代碼中去，并且通過(guò)快速的轉換來(lái)觀(guān)察新增的節點(diǎn)。

PLD開(kāi)發(fā)工具必須進(jìn)一步發(fā)展，從而與技術(shù)進(jìn)步和EDA產(chǎn)業(yè)的發(fā)展相適應。器件的復雜度在不斷地增加，設計方法也必須在不降低器件性能的情況下，通過(guò)縮短設計周期來(lái)提高生產(chǎn)效率。如果成功了，這種技術(shù)將使得基于PLD的產(chǎn)品進(jìn)入傳統的嵌入式處理器市場(chǎng)。