PCB電源供電系統分析與設計

為了降低電源供電系統的阻抗，應遵循以下一些設計準則：

1. 降低電源和地板層之間的間距;

2. 增大平板的尺寸;

3. 提高填充介質(zhì)的介電常數;

4. 采用多對電源和地板層。

然而，由于制造或一些其他的設計考慮，設計工程師還需要用一些較為靈活的有效的方法來(lái)改變電源供電系統的阻抗。為了減小阻抗并且消除那些諧振峰，在PCB上放置分立的去耦電容便成為常用的方法。

圖4顯示了在三種不同設置下，用Sigrity PowerSI計算得到的電源供電系統的輸入阻抗：

a. 沒(méi)有電源整流模塊，沒(méi)有去耦電容放置在板上。

b. 電源整流模塊用短路來(lái)模擬，沒(méi)有去耦電容放置在板上。

c. 電源整流模塊用短路來(lái)模擬，去耦電容放置在板上。

從圖中可見(jiàn)，例子a藍線(xiàn)，在集成電路芯片的位置處觀(guān)測到的電源供電系統的輸入阻抗在低頻時(shí)呈現出容性。隨著(zhù)頻率的增加，第一個(gè)自然諧振峰出現在800MHz的頻率處。此頻率的波長(cháng)正對應了電源地平板的尺寸。

例子b的綠線(xiàn)，輸入阻抗在低頻時(shí)呈現出感性。這正好對應了從集成電路芯片的位置到電源整流模塊處的環(huán)路電感。這個(gè)環(huán)路電感和平板電容一起引入了在200MHz的諧振峰。

例子c的紅線(xiàn)，在板上放置了一些去耦電容后，那個(gè)200MHz的諧振峰被移到了很低的頻率處(20MHz)，并且諧振峰的峰值也降低了很多。第一個(gè)較強的諧振峰則出現在大約1GHz處。由此可見(jiàn)，通過(guò)在PCB上放置分立的去耦電容，電源供電系統在主要的工作頻率范圍內可以實(shí)現較低的并且是平滑的交流阻抗響應。因此，電源供電系統的噪聲也會(huì )很低。

圖5：針對不同結構仿真計算得到的輸入阻抗。不考慮芯片和封裝結構(紅線(xiàn));考慮封裝結構(藍線(xiàn));考慮芯片、封裝和電路板(綠線(xiàn))。

在板上放置分立的去耦電容使得設計師可以靈活地調整電源供電系統的阻抗，實(shí)現較低的電源地噪聲。然而，如何選擇放置位置、選用多少以及選用什么樣的去耦電容仍舊是一系列的設計問(wèn)題。因此，對一個(gè)特定的設計尋求最佳的去耦解決方案，并使用合適的設計軟件以及進(jìn)行大量的電源供電系統的仿真模擬往往是必須的。

協(xié)同設計概念

圖4實(shí)際上還揭示了另一個(gè)非常重要的事實(shí)，即PCB上放置分立的去耦電容的作用頻率范圍僅僅能達到幾百兆赫茲。頻率再高，每個(gè)分立去耦電容的寄生電感以及板層和過(guò)孔的環(huán)路電感(電容至芯片)將會(huì )極大地降低去耦效果，僅僅通過(guò)PCB上放置分立的去耦電容是無(wú)法進(jìn)一步降低電源供電系統的輸入阻抗的。從幾百兆赫茲到更高的頻率范圍，封裝結構的電源供電系統的板間電容，以及封裝結構上放置的分立去耦電容將會(huì )開(kāi)始起作用。到了GHz頻率范圍，芯片內電源柵格之間的電容以及芯片內的去耦電容是唯一的去耦解決方案。

圖5顯示了一個(gè)例子，紅線(xiàn)是一個(gè)PCB上放置一些分立的去耦電容后得到的輸入阻抗。第一個(gè)諧振峰出現在600MHz到700MHz。在考慮了封裝結構后，附加的封裝結構的電感將諧振峰移到了大約450MHz處，見(jiàn)藍線(xiàn)。在包括了芯片電源供電系統后，芯片內的去耦電容將那些高頻的諧振峰都去掉了，但同時(shí)卻引入了一個(gè)很弱的30MHz諧振峰，見(jiàn)綠線(xiàn)。這個(gè)30MHz的諧振在時(shí)域中會(huì )體現為高頻翻轉信號的中頻包絡(luò )上的一個(gè)電壓波谷。

芯片內的去耦是很有效的，但代價(jià)卻是要用去芯片內寶貴的空間和消耗更多的漏電流。將芯片內的去耦電容挪到封裝結構上也許是一個(gè)很好的折衷方案，但要求設計師擁有從芯片、封裝結構到PCB的整個(gè)系統的知識。但通常，PCB的設計師無(wú)法獲得芯片和封裝結構的設計數據以及相應的仿真軟件包。對于集成電路設計師，他們通常不關(guān)心下端的封裝和電路板的設計。但顯然采用協(xié)同設計概念對整個(gè)系統、芯片-封裝-電路板的電源供電系統進(jìn)行優(yōu)化分析設計是將來(lái)發(fā)展的趨勢。一些走在電子設計前沿的公司事實(shí)上已經(jīng)這樣做了