使用軟件作為激勵以加速系統級驗證的方法

驗證復雜的SoC設計要耗費極大的成本和時(shí)間。據證實(shí)，驗證一個(gè)設計所需的時(shí)間會(huì )隨著(zhù)設計大小的增加而成倍增加。在過(guò)去的幾年中，出現了很多的技術(shù)和工具，使驗證工程師可以用它們來(lái)處理這類(lèi)問(wèn)題。但是，這些技術(shù)中很多基于動(dòng)態(tài)仿真，并依靠電路操作來(lái)發(fā)現設計問(wèn)題，因此設計者仍面臨為設計創(chuàng )建激勵的問(wèn)題。

設計者可以使用運行在處理器上的固件作為驗證仿真激勵的一部分，這也是目前通常采用的方法——使用全功能處理器模型。與在HDL中編寫(xiě)激勵相比，固件作為激勵速度更快，并且更容易創(chuàng )建。在一個(gè)全功能處理器模型上執行代碼的缺點(diǎn)是模型運行較慢，因此只有少量軟件會(huì )使用這個(gè)技術(shù)執行。很多固件執行由取指令操作和內存讀寫(xiě)周期組成，驗證價(jià)值很低。在邏輯仿真器中屏蔽這些低價(jià)值操作，而繼續執行寄存器和內存映射I/O周期，可以在最低限度減少驗證覆蓋率的同時(shí)，顯著(zhù)提高執行速度。

在仿真環(huán)境中能夠更快速地執行代碼主要有兩個(gè)好處。首先，快速仿真意味著(zhù)功能驗證仿真可以使用更多的代碼。診斷程序、驅動(dòng)程序、固件以及某些情況下部分應用程序代碼都可用于驗證問(wèn)題。其次，因為仿真運行速度加快，因此能夠執行更多的驗證。很多設計者會(huì )選擇運行附加測試，而不是運行較少的CPU仿真時(shí)間。大多數驗證都受到能夠用于運行仿真的CPU時(shí)間的限制。如果固件用來(lái)作為驗證的一部分，它將對設計起推動(dòng)作用。這個(gè)激勵將是切合實(shí)際的，它通過(guò)典型的操作使設計得到測試。為設計創(chuàng )建激勵的挑戰之一是如何估算出典型的設計操作，并將其在測試平臺上編碼。使用實(shí)際的軟件可為驗證工程師排除這個(gè)問(wèn)題。但是，運行作為測試平臺的代碼不可能提供大量激勵，特別是不能覆蓋大部分驗證空間。因此，設計者需要使用其它的技術(shù)提供額外激勵，以遍歷設計的所有邊界情況。

設計者使用傳統的直接測試和其它驗證技術(shù)能夠增加用固件作激勵源的情況。內存分區可用于過(guò)濾仿真過(guò)程中不必要的總線(xiàn)周期，從而提高性能。本文將介紹一個(gè)設計實(shí)例，使用作為激勵的代碼和基于斷言的驗證，通過(guò)該實(shí)例來(lái)描述使用傳統驗證技術(shù)無(wú)法發(fā)現的設計錯誤。

解決驗證挑戰

目前，電子工程師面臨的驗證挑戰不斷加劇。為了更好地闡明這些挑戰，本文中介紹了一個(gè)簡(jiǎn)單的實(shí)例。該實(shí)例是一個(gè)在250×250像素矩陣上顯示RGB數值的圖形輸出設備。它包括一個(gè)映射到處理器的寄存器接口。相關(guān)寄存器有：“行”—包含待描繪像素行地址信息的一個(gè)8位寄存器：“列”—包含待描繪像素列地址信息的一個(gè)8位寄存器：“像素”：——包含待描繪像素RGB值的一個(gè)8位寄存器：“大小”——包含待描繪像素矩形大小的一個(gè)8位寄存器(其中1表示寫(xiě)入單個(gè)像素，2表示描繪一個(gè)2×2的正方形，以此類(lèi)推最大值為16)：“狀態(tài)”——能夠讀取和返回設備狀態(tài)信息的一個(gè)8位寄存器。

使用直接測試

驗證此樣本設備的第一步是測試所有行和列是否正確定址。要測試所有大小的像素是否能夠被寫(xiě)入，還要測試不同顏色值的代表樣點(diǎn)。典型的像素組合也要被測試，如從右上方像素立刻變換為左下方像素。使用類(lèi)似的方法可測試所有角對組合。還應該測試各種組合中有序和無(wú)序增減的行地址和列地址。所有這些測試可以通過(guò)編寫(xiě)和編譯一個(gè)運行在全功能處理器模型上的簡(jiǎn)單程序來(lái)完成，或者使用一個(gè)產(chǎn)生總線(xiàn)周期和BFM的簡(jiǎn)單測試平臺。另外還要考慮測試那些可能影響設計的異常條件。測試時(shí)可將行地址或列地址設置為一個(gè)大于249的值，或是定義一個(gè)大小超過(guò)硬件支持的像素。

這些都是在接口級完成的明顯測試，在內部結構進(jìn)行的類(lèi)似驗證測試和在接口級實(shí)現的驗證策略是很類(lèi)似的。顯然，要測試整個(gè)驗證空間，即使只是一個(gè)設計模塊的接口，也不可能像前述的樣本設備一樣簡(jiǎn)單?？赡艿牟僮魇?50行×250列×224色×16大小，或16.7×1016.所有操作的組合數是這個(gè)數值的平方，或大于1034.這里真正的挑戰是創(chuàng )建那些能夠揭露設計問(wèn)題的組合，并將這些問(wèn)題標識為需要立刻關(guān)注的區方面。

使用斷言揭露早期問(wèn)題

由于對設計驅動(dòng)了激勵，因此斷言可以及早發(fā)現問(wèn)題。要添加的斷言包括不能超過(guò)249(行地址和列地址的最大可能值)的行地址和列地址，以及不能超過(guò)16的大小字段。確定斷言并采用HDL覆蓋分析后，需要對設計驅動(dòng)激勵。這可以通過(guò)約束隨機測試實(shí)現。約束隨機測試產(chǎn)生反饋到測試平臺的設備處理事務(wù)，表明被識別的測試點(diǎn)已被覆蓋。如果設計空間非常大，約束隨機測試就不能包含測試點(diǎn)沒(méi)有覆蓋的邊界條件。這種測試不用創(chuàng )建使用HDL覆蓋工具達到100%覆蓋的激勵。但是，在設計中遍歷所有狀態(tài)并覆蓋所有條件并不能保證設備被完全驗證。

軟件代碼作為激勵

對于一個(gè)超過(guò)1034個(gè)組合的驗證空間來(lái)說(shuō)，讓實(shí)際的設備操作執行所有必需組合是不太可能的。應當把重點(diǎn)放在設備會(huì )運行的那些操作上，對那些理論上可能不會(huì )使用的操作要減少花費時(shí)間。最簡(jiǎn)單快捷的方法是找到可驅動(dòng)設備的現有代碼。這可能是診斷代碼，驅動(dòng)程序代碼或應用程序級算法。每個(gè)這樣的代碼均提供了不同的驗證級別，并揭露了不同類(lèi)型的問(wèn)題，因此，應當嘗試獲得和使用所有類(lèi)型的代碼。

對于新的設計，代碼很可能不存在，但對于下一代產(chǎn)品的設計，一些代碼常?？梢缘玫?。如果這些代碼存在，設計的激勵在幾乎不耗費精力或成本的情況下就可以得到。如果代碼不存在，但合作方愿意在設計周期前期創(chuàng )建代碼，那么也可以輕松地創(chuàng )建激勵。最后，如果驗證團隊需要創(chuàng )建代碼，通過(guò)編寫(xiě)C代碼來(lái)為設計創(chuàng )建復雜多樣的激勵比使用任何其它語(yǔ)言都更容易。

假設顯示

使用假設顯示，需要運行描繪各種測試模式和色彩組合的診斷代碼以確保連接。也可以運行驅動(dòng)程序代碼，它可以連接至一個(gè)簡(jiǎn)單的畫(huà)圖應用程序，該應用程序可使用一些代表樣本的像素將驅動(dòng)程序調整至適當位置。最后，采用最終使用這個(gè)設備的應用程序，并畫(huà)出幾幅圖像。每種類(lèi)型的代碼會(huì )以不同的方式運用設計，從而能發(fā)現利用其他方法時(shí)不容易檢測到的問(wèn)題。

硬件/軟件協(xié)同驗證

很多硬件和驗證工程師(甚至在某些方面軟件工程師)認為，運行應用程序的任何部分不會(huì )加快設計驗證。畢竟，如果針對設備測試驅動(dòng)程序，并針對驅動(dòng)程序測試了應用程序，就無(wú)需進(jìn)行進(jìn)一步驗證。但是這些工程師不會(huì )考慮在尚未系統地測試所有軟件的情況下發(fā)布產(chǎn)品，也不會(huì )接受在未經(jīng)系統測試的情況下發(fā)布要去tapeou的硬件設計。系統級協(xié)同驗證測試全部的可選組件，包括硬件、軟件、或兩者的組合，從而揭露在分離情況下不會(huì )被發(fā)現的問(wèn)題。