基于CPLD的機載雷達控保系統

4.2 上電復位與延時(shí)

控保上電復位十分重要,這里采用的是硬件外部復位與cpld的邏輯處理復位。其復位電路如圖3所示,reset來(lái)自于外部rc復位信號,當時(shí)鐘穩定后,cpld內部產(chǎn)生一個(gè)復位信號使得各電路中的d觸發(fā)器復位,將計數器同步清零。由于電路在上電初始階段各i/o口電平均處于暫態(tài),沒(méi)有進(jìn)入穩定工作狀態(tài),這個(gè)過(guò)程實(shí)際上也是等待外圍i/o電平建立穩定。

4.3 過(guò)d、過(guò)τ保護

過(guò)d與過(guò)τ保護,即,過(guò)占空比與過(guò)脈沖寬度保護。當出現過(guò)d與過(guò)τ故障時(shí),立即關(guān)斷激勵與觸發(fā),以保護twt等關(guān)鍵性器件。其檢測與保護在該系統中是比較難的,脈沖寬度與脈沖重復頻率可變這一特點(diǎn),使得信號時(shí)序關(guān)系實(shí)時(shí)處理也比較復雜。而過(guò)d與過(guò)τ保護原理比較簡(jiǎn)單。這里舉例加以說(shuō)明。

假設過(guò)d保護最大占空比為12.5%,過(guò)τ保護最大脈沖寬度為310μs。圖4(a)所示給出了待測的脈沖波形,占空比d等于τ/t,圖中τ1不等于τ2,t1不等于t2。

用于檢測的基準時(shí)鐘為4mhz,cpld從脈沖上升沿電平翻轉開(kāi)始計數,當電平下降沿翻轉后停止計數并鎖存數據data1,所計數據為τ的值,它們的分辨率為1/4mhz,誤差為±0.25μs。將鎖存的數據進(jìn)行數字比較,當data1大于310/0.25即1240時(shí),發(fā)生過(guò)τ故障。這里采用able硬件描述語(yǔ)言設計了1240數字比較器,程序如下：

equations

out=(i>=^d1240);

end

脈沖信號上升沿觸發(fā)d觸發(fā)器,產(chǎn)生周期脈沖波形如圖4(b)所示,當圖4(b)中電平為高時(shí)對周期t1進(jìn)行計數,為低時(shí)對周期t2進(jìn)行計數,電平每發(fā)生一次翻轉,鎖存周期數據data2轉入下一個(gè)周期計數。采用圖4(a)脈沖波形上升沿作適當延時(shí)后的波形,用于數字比較器比較的觸發(fā)條件,當8倍的data1大于data2時(shí),即發(fā)生過(guò)d故障。當過(guò)d/τ故障連續出現一定次數后,確認為故障,輸出相應故障信號。過(guò)d/τ保護邏輯框圖如圖5所示。圖6給出了過(guò)d/τ保護實(shí)時(shí)仿真所得的仿真結果。

4.4 i/o接口的抗干擾處理

真空電子管發(fā)射機由于具有高壓、大功率的特點(diǎn),對于低壓控保電路而言,具備較高的抗干擾能力十分重要。isplsi1032-60lg型cpld本身的抗干擾能力較好,由于cpld的最大工作頻率為60mhz,外部微小干擾信號對于cpld來(lái)講,如不對i/o接口信號作數字濾波處理,cpld將認為這是有效信號參與邏輯判斷,實(shí)際上,對發(fā)射機的控制是不利的,會(huì )引發(fā)故障虛警,若錯誤地處理故障虛警信息,關(guān)閉發(fā)射機,則有可能使得本次試驗失敗,造成損失,以往應用小規模的集成電路的控保就存在類(lèi)似的問(wèn)題,并且很難解決。

應用cpld技術(shù),解決抗干擾問(wèn)題應相對容易,圖7給出了實(shí)際應用中的數字濾波技術(shù)原理圖,由4mhz信號進(jìn)行分頻計數產(chǎn)生周期為0.25μs ×256×256≈16.4ms的時(shí)鐘信號,若故障連續出現超過(guò)8個(gè)脈沖,則認為是真實(shí)故障,而干擾信號不會(huì )造成故障信號輸出。

處理控制信號采用同樣的原理,當確認控制信息有效時(shí),進(jìn)行相關(guān)操作。

5 結束語(yǔ)

經(jīng)試驗測試,上述控制與保護硬件電路和軟件的設計,具有較好的實(shí)時(shí)控制能力,在復雜的保護邏輯面前表現出了優(yōu)越性?；赾pld的控保系統具有性能穩定、抗干擾能力強、體積小、結構緊湊的特點(diǎn),有較高的推廣應用價(jià)值。