一種紅外解碼IP核在SoPC系統中的設計與實(shí)現

2.2 Avalon總線(xiàn)接入邏輯

Avalon總線(xiàn)接入邏輯實(shí)現總線(xiàn)中斷時(shí)序和總線(xiàn)讀時(shí)序，將紅外解碼邏輯輸出的解碼結束信號以中斷的方式發(fā)送到Avalon總線(xiàn)上，供Avalon總線(xiàn)上的主設備響應中斷，讀取幀解碼結果。中斷邏輯和總線(xiàn)讀邏輯的Verilog描述見(jiàn)圖8。

3 紅外解碼IP核的測試與小結

完成紅外解碼IP核的設計后，可應用SoPC Builder提供的元件編輯器(Component Editor)將IP核封裝成基于A(yíng)valon總線(xiàn)中的AvaIon-MM設備，使用該IP核，在使用過(guò)程中要注意信號類(lèi)型的映射關(guān)系、接口和時(shí)序等選項的配置。

在DE2平臺上，使用該IP核完成的作品《基于NIOS Ⅱ多核技術(shù)的魔方智能求解系統》參加了2011 Altera亞洲創(chuàng )新設計大賽獲二等獎。該系統中與紅外解碼IP核相關(guān)的信號時(shí)序見(jiàn)圖9。

4 結語(yǔ)

反復測試和實(shí)際使用結果表明，紅外解碼IP核能實(shí)現快速、穩定、正確的紅外解碼功能，達到預期設計目標。