Verilog HDL基礎教程之：賦值語(yǔ)句和塊語(yǔ)句

2．并行塊

并行塊有以下4個(gè)特點(diǎn)。

（1）塊內語(yǔ)句是同時(shí)執行的，即程序流程控制一進(jìn)入該并行塊，塊內語(yǔ)句則開(kāi)始同時(shí)并行地執行。

（2）塊內每條語(yǔ)句的延遲時(shí)間是相對于程序流程控制進(jìn)入到塊內時(shí)的仿真時(shí)間的。

（3）延遲時(shí)間是用來(lái)給賦值語(yǔ)句提供執行時(shí)序的。

（4）當按時(shí)間時(shí)序排序在最后的語(yǔ)句執行完后或一個(gè)disable語(yǔ)句執行時(shí)，程序流程控制跳出該程序塊。

并行塊的格式如下：

fork

語(yǔ)句1;

語(yǔ)句2;

.......

語(yǔ)句n;

join

或者：

fork:塊名

塊內聲明語(yǔ)句

語(yǔ)句1;

語(yǔ)句2;

......

語(yǔ)句n;

join

其中：

（1）塊名即標識該塊的一個(gè)名字，相當于一個(gè)標識符。

（2）塊內說(shuō)明語(yǔ)句可以是參數說(shuō)明語(yǔ)句、reg型變量聲明語(yǔ)句、integer型變量聲明語(yǔ)句、real型變量聲明語(yǔ)句、ime型變量聲明語(yǔ)句或者事件（event）說(shuō)明語(yǔ)句。

下面舉例說(shuō)明。

例5：并行塊1。

fork

#50 r = 'h35; //在絕對時(shí)間50單位后，r被賦值

#100 r = 'hE2; //在絕對時(shí)間100單位后（非絕對時(shí)間150），r再次被賦值

#150 r = 'h00;

#200 r = 'hF7;

#250 -> end_wave; //在絕對時(shí)間250單位后，觸發(fā)事件end_wave

join

在這個(gè)例子中用并行塊來(lái)替代前面例子中的順序塊來(lái)產(chǎn)生波形，用這兩種方法生成的波形是一樣的。

3．塊名

在Verilog HDL語(yǔ)言中，可以給每一個(gè)塊取名字，只需將名字加在關(guān)鍵詞begin或fork后面即可，這樣做的原因有以下幾點(diǎn)。

（1）這樣可以在塊內定義局部變量，即只在塊內使用的變量。

（2）這樣可以允許塊被其他語(yǔ)句調用，如被disable語(yǔ)句調用。

（3）在Verilog語(yǔ)言里，所有的變量都是靜態(tài)的，即所有的變量都只有一個(gè)惟一的存儲地址，因此進(jìn)入或跳出塊并不影響存儲在變量?jì)鹊闹怠?p style="margin: 0px 0px 3px; word-wrap: break-word; color: rgb(77, 77, 77); font-family: Arial, tahoma, Verdana; font-size: 14px; line-height: 24px; ">

基于以上原因，塊名就提供了一個(gè)在任何仿真時(shí)刻確認變量值的方法。需要注意的是，塊名和變量名一樣，都不能是關(guān)鍵詞。

4．起始時(shí)間和結束時(shí)間

在并行塊和順序塊中都有一個(gè)起始時(shí)間和結束時(shí)間的概念。對于順序塊，起始時(shí)間就是第一條語(yǔ)句開(kāi)始被執行的時(shí)間，結束時(shí)間就是最后一條語(yǔ)句執行完的時(shí)間。而對于并行塊來(lái)說(shuō)，起始時(shí)間對于塊內所有的語(yǔ)句是相同的，即程序流程控制進(jìn)入該塊的時(shí)間，其結束時(shí)間是按時(shí)間排序在最后的語(yǔ)句執行完的時(shí)間。

當一個(gè)塊嵌入另一個(gè)塊時(shí)，塊的起始時(shí)間和結束時(shí)間是很重要的。跟在塊后面的語(yǔ)句只有在該塊的結束時(shí)間到了才能開(kāi)始執行，也就是說(shuō)，只有該塊完全執行完后，后面的語(yǔ)句才可以執行。

在fork_join塊內，各條語(yǔ)句不必按順序給出，因此在并行塊里，各條語(yǔ)句在前還是在后是無(wú)關(guān)緊要的，如下所示。

例6：并行塊2。

fork

#250 -> end_wave; //按下面幾條語(yǔ)句順序執行結果和例［6］的執行結果一樣

#200 r = 'hF7;

#150 r = 'h00;

#100 r = 'hE2;

#50 r = 'h35;

join

在這個(gè)例子中，各條語(yǔ)句并不是按被執行的先后順序給出的，但同樣可以生成前面例子中的波形。

關(guān)鍵詞

在Verilog HDL中，所有的關(guān)鍵詞是事先定義好的確認符，用來(lái)組織語(yǔ)言結構。關(guān)鍵詞是用小寫(xiě)字母定義的，因此在編寫(xiě)原程序時(shí)要注意關(guān)鍵詞的書(shū)寫(xiě)，以避免出錯。下面是Verilog HDL中使用的關(guān)鍵詞（請參閱附錄：Verilog語(yǔ)言參考手冊）：

always、and、assign、begin、buf、bufif0、bufif1、case、casex、casez、cmos、deassign、default、defparam、disable、edge、else、end、endcase、endmodule、endfunction、endprimitive、endspecify、endtable、endtask、event、for、force、forever、fork、function、highz0、highz1、if、initial、inout、input、integer、join、large、macromodule、medium、module、nand、negedge、nmos、nor、not、notif0、notifl、or、output、parameter、pmos、posedge、primitive、pull0、pull1、pullup、pulldown、rcmos、reg、releses、repeat、mmos、rpmos、rtran、rtranif0、rtranif1、scalared、small、specify、specparam、strength、strong0、strong1、supply0、supply1、table、task、time、tran、tranif0、tranif1、tri、tri0、tri1、triand、trior、trireg、vectored、wait、wand、weak0、weak1、while、wire、wor、xnor、xor。

在編寫(xiě)Verilog HDL程序時(shí)，變量名、端口名、塊名等的定義不要與這些關(guān)鍵詞沖突。