高速DAC AD9712B/AD9713B的原理和應用
加入技術(shù)交流群
摘要：AD9712B/AD9713B是一款12位的ECL/TTL兼容高速數模轉換器，是針對DDS、信號重構、高質(zhì)量圖像信號處理等應用而專(zhuān)門(mén)設計的。該芯片具有小的毛刺和快速建立時(shí)間，以及良好的動(dòng)態(tài)性能和諧波抑制能力，因而在各種信號產(chǎn)生設備中有著(zhù)大量的應用。文章介紹了該芯片的結構和原理，同時(shí)給出了一個(gè)AD9713B在雷達視頻信號處理中的應用實(shí)例。
關(guān)鍵詞：DAC AD9712B/AD9713B 視頻信號
在為線(xiàn)性調頻的雷達視頻目標產(chǎn)生模擬信號的過(guò)程中，為了得到高質(zhì)量的視頻模擬信號，其前端通常采用數字信號處理或DSP+FPGA的結構來(lái)設計，然后經(jīng)過(guò)數模轉換和低通濾波以生成視頻目標模擬信號。而后端所選用的數模轉換芯片的性能優(yōu)劣對信號的質(zhì)量有著(zhù)極為重要的影響。
AD9712B/AD9713B是AD9712/AD9713的替代產(chǎn)品，為12位高速數模轉換器。同AD9712/AD9713相比，該器件具有更好的靜態(tài)性能和動(dòng)態(tài)特性。其中AD9712B與ECL兼容，更新速率可達10MSPS；而AD9713B則與TTL兼容，更新速率可達80MSPS。由于該D/A轉換器是針對DDS、波形重構和高質(zhì)量圖像信號處理等應用而設計的，因此，這兩款芯片在動(dòng)態(tài)特性方面表現特別突出，并且具有優(yōu)良的諧波抑制能力。本文選用AD9713B來(lái)輸出雷達視頻目標模擬信號。
1 AD9712B/AD9713B的主要特點(diǎn)
AD9712B的數據輸入口D1～D12和使能口LATCH ENABLE與ECL兼容，內部ECL參考節點(diǎn)也與10K ECL器件相匹配。而在A(yíng)D9713B中，每個(gè)輸入口均加進(jìn)了TTL轉換單元。除這點(diǎn)以外，AD9712B和AD9713B是完全相同。
AD9712B/AD9713B的主要特性如下：
●具有100MSPS的更新速率；
●與ECL/TTL兼容；
●無(wú)雜散動(dòng)態(tài)范圍SFDR為70dBc(1MHz)；
●毛刺電壓低至28Pv-s；
●建立時(shí)間快（27ns）；
●低功耗：725mW；
●1/2LSB DNL (B Grade)；
●具有40 MHz乘積帶寬。
2 AD9712B/AD9713B的結構功能
圖1為AD9712B/AD9713B的內部結構框圖，由圖可見(jiàn)，該芯片主要由解碼/驅動(dòng)電路、傳輸鎖存器、開(kāi)關(guān)網(wǎng)絡(luò )、可調放大器四個(gè)子模塊構成。此外，其片內包含的內部電壓參考源也進(jìn)一步減少了外圍接口器件的數量。
AD9712B/AD9713B高速數模轉換器利用MSB（Most Significant Bit）解碼和分割技術(shù)來(lái)減少毛刺，并可獲得12位的線(xiàn)性特性。D1～D4被解碼后可用來(lái)驅動(dòng)15個(gè)離散的電流源，D5和D6已經(jīng)過(guò)二進(jìn)制量化，D7～D12用于R-2R電阻網(wǎng)絡(luò )。這種分段結構可減少因為毛刺引起的頻率誤差。
AD9712B/AD9713B的內部參考源可提供1.18V的參考電壓，而其開(kāi)關(guān)網(wǎng)絡(luò )則用于提供互補的輸出電流IOUT和IOUT。兩款器件均采用28腳DIP和PLCC封裝形式?，F將各引腳的功能說(shuō)明如下：
D1～D12:12Bits數字信號輸入腳；
DIGITAL-Vs:-5.2V數字電源輸入端；
ANALOG RETURN：模擬地反饋，通常接地；
IOUT:模擬電流輸出，滿(mǎn)量程時(shí)對應全‘1'輸入；
ANALOG - Vs:- 5.2V模擬電源輸入端；
IOUT：互補模擬電源輸出端，0幅值輸出時(shí)對應全‘1'輸入；
REFERENCE IN：通常接到CONTROL AMP OUT端口，該引腳上的電壓變化對滿(mǎn)量程輸出值有著(zhù)直接的影響；
CONTROL AMP OUT：內部可調放大器輸出，用于給電流開(kāi)關(guān)網(wǎng)絡(luò )提供一個(gè)償驅動(dòng)輸出；
CONTROL AMP IN：在沒(méi)有接外部參考源時(shí)，通常接到REFERENCE OUT腳；
REFERENCE OUT：內部參考電壓（-1.18V），通常接到CONTROL OUT腳；
REFERENCE GROUND：內部參考電壓源和放大器的返回地；
DIGITAL+Vs:+5V數字電壓輸入端；
圖2
RSET：外部阻抗參考，當采用內部放大器時(shí)，滿(mǎn)量程電流輸出為128（Reference Voltage/Rset）該腳的外接電阻通常取7.5kΩ；
LATCH ENABLE：數據傳輸使能口，低電平有效；
DIGITAL GROUND：數字地。
3 AD9712B/AD9713B的應用
AD9712B/AD9713B主要用于A(yíng)TE、信號重構、任意波形產(chǎn)生、數字頻率綜合、信號產(chǎn)生等設備中。下面以AD9713B在某線(xiàn)性調頻雷達視頻目標模擬信號產(chǎn)生單元中的應用為例，介紹該芯片在實(shí)際應用中的電路設計方法。
3.1 AD9713B的外圍電路設計
該設計要求輸出六路相位相同的雷達視頻目標模擬信號，分別為：同相和支路、同相方位差支路、同相俯仰差支路、正交和支路、正交方位差支路、正交俯仰差支路。這六條支路的電路結構完全相同，因而可以借結構的對稱(chēng)性保證各支路間相位的一致。下面以同相和支路為例說(shuō)明該芯片的應用。
在同相和支路中，前端DSP+FPGA的輸出數據被送入DAC芯片AD9713B，數據的采樣速率為60MHz。AD9713B的輸出模擬信號為+1.5V的脈沖信號。
AD9713B的典型應用電路如圖2所示。
為了獲得12位的線(xiàn)性精度和較高的更新速率，可在模擬電源和數字電源端加上一個(gè)0.1μF和一個(gè)0.01μF的濾波電容，并在電路板上單獨為并行結構的六片DAC留出一個(gè)地層，所有的地連同參考電壓源和模擬輸出器件的地都應直接連到這個(gè)地層上。DAC的地層則應在頻率較高處的某一點(diǎn)被連接到系統地上。
圖2電路利用了AD9713B的內部參考源，設計時(shí)可將REFERENCE PUT（Pin 20）引腳接到AMP IN（Pin 19）腳，再將AMP OUT（Pin 18）通過(guò)一個(gè)20Ω的電阻接到REFERENCE IN（Pin17）腳，0.1μF的瓷片電容接在17腳和15腳之間，可用來(lái)消除切換噪聲。
滿(mǎn)量程電流輸出是由VCONTROL AMP IN 和RSET決定的，公式如下：
IOUT(FS)=128(VCONTROL AMP IN/RSET)
如果內部參考電壓VCONTROL AMP IN為-1.18V，RSET為7.5kΩ，則輸出電壓VOUT為1.51V。
為了在A(yíng)D9713B的輸出端獲得較高的信號質(zhì)量，還應濾除輸出信號中的鏡像信號分量。如要求數據采樣速率為60MHz，假設雷達視頻目標模擬信號的頻帶為0～8MHz，則AD9713B輸出信號的頻帶（包含有鏡像分量）將為（60M*k-8M）Hz～（60M*k）Hz和（60M*k）Hz～（60M*k+8M）Hz,其中k=0、1、2、3、4……所以，設計時(shí)應選用合適的低通濾波器件來(lái)濾除鏡像信號。
確定雷達視頻目標模擬信號的頻帶范圍是選取低通濾波器件的關(guān)鍵。本文運用Matlab6.5軟件對雷達視頻目標模擬信號進(jìn)行了仿真分析。仿真結果如圖3所示。
由仿真結果要以看出，本設計中，雷達視頻目標模擬信號的頻帶范圍大約為0～10MHz，距離最近的鏡像信號出現在50～60 MHz頻率處。所以，選取3dB通帶為10.7MHz的低通濾波器就可以很好地將鏡像信號濾除。
4 總結
本文介紹的高速數模轉換芯片AD9712B/AD9713B適應于信號重建、波形產(chǎn)生和頻率綜合等對數模轉換器要求較高的應用場(chǎng)合。根據需要可以選取差分輸出或單端輸出，也可以選用外部參考源或內部參考源，而且滿(mǎn)量程輸出電流可調。實(shí)際應用表明，配合適當的低通濾波器件，該芯片可以輸出較高質(zhì)量的模擬信號。
評論